消除电荷泵锁相环路中环路滤波电阻器噪声的装置制造方法及图纸

本发明专利技术提供一种改进的基于电荷泵的锁相环路，其中环路滤波器电阻噪声被减少大约一量级。压控振荡器产生时钟信号，并且其被输入到相位检测器，相位检测器比较振荡器时钟与参考时钟，并利用电荷泵产生与相位差成比例的电流输出。环路滤波器将该成比例的电流转换为电压，并将其连接到振荡器输入。该环路滤波器由电容器、电阻器以及旁路大部分电阻噪声的装置组成。

【技术实现步骤摘要】
消除电荷泵锁相环路中环路滤波电阻器噪声的装置优先权本申请要求2012年2月20日提交的，标题为“消除电荷泵锁相环路中环路滤波电阻器噪声的技术(ANOVELTECHNIQUETOREMOVETHELOOPFILTERRESISTORNOISEINCHARGE-PUMPPLL)”的美国临时申请NO.61/600,745的优先权，其全部内容并入本文作为参考。
本申请一般涉及一种锁相环路(PLL)，且更具体地涉及消除PLL中环路滤波器电阻器热噪声。
技术介绍
参考图1，其示出了传统PLL100。电阻器Rcp155被用于PLL100以用于稳定性目的，以便在环路开关功能中产生“零”并确保整体增益频率附近的稳定性。然而，PLL的整个相位噪声(抖动)会是有问题的。已经提出解决PLL环路各种问题，例如相位噪声特征，的其他方法，例如Klemmer的美国专利No.6,420,917B1，标题为“具有开关电容电阻器的PLL回路(PLLLoopFilterWithSwitched-CapacitorResistor)”。然而，这种结构似乎存在三个缺点：1)存在额外电容器的需求并且可能会增加整个环路滤波器面积的15％，2)需要非重叠时钟发生器以产生用于开关电容器的控制信号，3)需要两个大的开关用于开关电容器网络(Klemmer专利的图4中的Q1和Q2)，由于通过寄生电容器联接，这会在‘VCTRL’节点增加一些开关噪声。因此，本领域存在一种需求来处理传统PLL电路相关的至少一些问题。
技术实现思路
第一方面提供一种电路，包括：相位频率检测器(PFD)；向上电流开关，其被联接到相位频率检测器的输出；向下电流开关，其被联接到PFD的输出；电流源，其通过向上电流开关被联接到节点，向下电流源，其通过向下电流开关被联接到节点，该节点被联接到：a)压控振荡器(VCO)，其中VCO的输出和PFD的输入联接，以及b)环路滤波器电阻器旁路电路，其包括：环路滤波器电阻器，其被联接到该节点；电容器，其与环路滤波器电阻器串联，该电容器还被接地；以及第一旁路开关，其被联接到该节点，第二旁路开关，其与第一旁路开关串联联接，该第二旁路开关还被联接到电容器的阳极，其中第一旁路开关和第二旁路开关彼此串联并且与环路滤波器电阻器并联联接，其中当第一和第二旁路开关未被关闭时，该环路滤波器电阻器被用于在环路中产生零点；以及第一控制线，其通过CMOS反相器从向上电流开关到联接第一旁路电阻元件；第二控制线，通过另一个CMOS反相器从向上电流开关联接到第二旁路电阻元件，其中第一和第二旁路开关是互补CMOS对，其中当第一和第二旁路开关未被关闭时，环路滤波器电阻器被用于产生零极，且当环路滤波器电阻器被旁路时，环路滤波器电阻器的噪声被旁路。第二方面提供一种电路，包括：PFD；向上电流开关，其被联接到相位频率检测器的输出；向下电流开关，其被联接到PFD的输出；电流源，其通过向上电流开关被联接到节点；向下电流源，其通过向下电流开关被联接到节点，该节点被联接到：a)VCO，其中VCO的输出被联接到PFD的输入，以及b)环路滤波器电阻器旁路电路，其包括：联接到该节点的环路滤波器电阻器；和与环路滤波器电阻器串联联接的电容器，该电容器还接地；以及联接到该节点的第一旁路开关，串联联接到第一旁路开关的第二旁路开关，第二旁路开关还与电容器的阳极联接，其中第一旁路开关和第二旁路开关彼此串联联接且和与环路滤波器电阻器并联联接。第三方面提供一种电路，包括：一种电路，具有：PFD；一向上电流开关，其被联接到相位频率检测器的输出；向下电流开关，其被联接到相位频率检测器的输出；电流源，其通过向上电流开关被联接到节点，向下电流源，其通过向下电流源开关被联接到节点，该节点被联接到：a)VCO，其中VCO的输出联接到PFD的输入，以及b)环路滤波器电阻器旁路电路，其包括：联接到该节点的环路滤波器电阻器；与该环路滤波器电阻器串联联接的电容器，该电容器还被接地；以及第一旁路开关，其被联接到该节点，第二旁路开关，其与第一旁路开关串联联接，第二旁路开关还被联接到电容器的阳极，其中第一旁路开关和第二旁路开关彼此串联联接并且与环路滤波器电阻器并联联接，其中当第一和第二旁路开关没有被关闭时，环路滤波器电阻器被用于在电路中产生零点；以及第一控制线，其从向上电流开关联接到第一旁路电阻元件；以及第二控制线，其从向上电流开关联接到第二旁路电阻元件。附图说明现在参考下面的描述：图1示出了传统PLL电路；图2示出了具有环路滤波器电阻器移除电路的PLL电路；图3A是当图2中PLL处于稳定状态时图2信号的示例性图示；图3B是图2中环路滤波器电阻器移除电路的接收信号的示例性图示；以及图4是示例模拟图，比较了具有和不具有噪声旁路电路的环路滤波器的频谱噪声密度。具体实施方式参考图2，其示出了根据本申请原理构造的具有环路滤波电阻器移除电路200的PLL的一个方面。通过本申请指定的专利技术人所理解的，在典型的电荷泵PLL中，环路滤波器电阻器是造成总输出PLL相位噪声(抖动)的原因之一。通过在部分PLL周期期间使用去除环路滤波器电阻器的方法，可以减少PLL的环路滤波器电阻器噪声。通常，PLL在起点包含两个极以及高DC增益，因此是不稳定的。电阻器被串联到电容器，作为环路滤波器电阻器以在PLL的反馈环路中产生零点，这有助于稳定PLL。正如专利技术人所希望的，环路滤波器电阻器，根据当前专利技术人的理解，图1中的电阻器Rcp155的采用在PLL电路中引入了更多问题，如热噪声，这增加了抖动，即，加入热噪声到PLL并影响最终的PLL输出时钟相位噪声。根据专利技术人的理解，在传统的PLL设计中的高速低抖动应用中，环路滤波器电阻器成为造成相位噪声的主要因素之一通常关于PLL的更多信息，请参阅BehzadRazavi的“DesignofAnalogCMOSIntegratedCircuits”，章节15.2.3，“BasicCharge-PumpPLL”，McGrawHillInternational出版，印刷日期2001年，第556-562页，本文合并引用其全部内容。其阐述了PLL环路动态，且更具体地，参阅对于两极的讨论，其进一步介绍了为保持PLL稳定性的零需求的讨论。在电路200中，相位频率检测器(PFD)210接收REFCLK信号，即参考时钟信号，和FDBKCLK信号，即反馈时钟信号。PFD210输出向上信号UP211和向下信号DN212，其分别驱动向上开关222和向下开关227打开或关闭。向上开关222被联接到第一电荷泵220，其为电流源。向下开关227被联接到第二电荷泵225，其同样是电流源。向上开关222和向下开关227在节点229被联接在一起。联接到节点229的是环路滤波器电阻器移除电路250，其在节点229具有VCTRL电压。移除电路250包括联接到节点229的环路滤波器电阻器255。第一开关UPZ260和第二开关DNZ265从节点229串联联接，并且同样并联联接到环路滤波器电阻器255。RCP255也被联接到滤波器电容器270，所述滤波器电容器270被联接接地。开关260、265每个可以是互补CMOS对。节点229，具有电压VCTRL，被联接到压控振荡器(VCO)2本文档来自技高网...

【技术保护点】
一种电路，包括：相位频率检测器，即PFD；向上电流开关，其联接到所述比较相位检测器的输出；向下电流开关，其联接到所述比较相位检测器的输出；电流源，其通过所述向上电流开关联接到节点，向下电流源，其通过所述向下电流开关联接到节点，所述节点被联接到：a)压控振荡器，即VCO，其中所述VCO的输出被联接到和所述PFD的输入，以及b)环路滤波器电阻旁路电路，包括：环路滤波器电阻器，其被联接到所述节点；电容器，其与所述环路滤波器电阻器串联联接，所述电容器还被接地；以及第一旁路开关，其被联接到所述节点，以及第二旁路开关，其与所述第一旁路开关串联联接，所述第二旁路开关还被联接到所述电容器的阳极，其中所述第一旁路开关和所述第二旁路开关彼此串联联接并且与所述环路滤波器电阻器并联联接，其中当所述第一旁路开关和所述第二旁路开关未被闭合时，所述环路滤波器电阻器被用于在所述电路中产生零点以产生零极，以及第一控制线，其从所述向上电流开关联接到所述第一旁路电阻元件；以及第二控制线，其从所述向上电流开关联接到所述第二旁路电阻元件，其中所述第一旁路开关和所述第二旁路开关是互补CMOS对，其中当所述第一旁路开关和所述第二旁路开关未被闭合时，所述环路滤波器电阻器被用于在所述电路中产生零点和产生所述零极，以及当环路滤波器电阻器被旁路时，所述环路滤波器电阻器的噪声被旁路。...

【技术特征摘要】
2012.02.20 US 61/600,745;2012.05.03 US 13/462,9731.一种电路，包括：相位频率检测器，即PFD；向上电流开关，其联接到所述相位频率检测器的输出；向下电流开关，其联接到所述相位频率检测器的输出；电流源，其通过所述向上电流开关联接到节点，向下电流源，其通过所述向下电流开关联接到所述节点，所述节点被联接到：a)压控振荡器，即VCO，其中所述VCO的输出被联接到所述PFD的输入，以及b)环路滤波器电阻器旁路电路，包括：环路滤波器电阻器，其被联接到所述节点；电容器，其与所述环路滤波器电阻器串联联接，所述电容器还被接地；以及第一旁路开关，其被联接到所述节点，以及第二旁路开关，其与所述第一旁路开关串联联接，所述第二旁路开关还被联接到所述电容器的阳极，其中所述第一旁路开关和所述第二旁路开关彼此串联联接并且与所述环路滤波器电阻器并联联接，其中当所述第一旁路开关和所述第二旁路开关未被闭合时，所述环路滤波器电阻器被用于在所述电路中产生零点以产生零极，以及第一控制线，其从所述向上电流开关联接到所述第一旁路开关；以及第二控制线，其从所述向下电流开关联接到所述第二旁路开关，其中所述第一/第二旁路开关在所述向上/向下电流开关接通时被打开，并且所述第一/第二旁路开关在所述向上/向下电流开关断开时被闭合，其中所述第一旁路开关和所述第二旁路开关是互补CMOS对，并且当所述环路滤波器电阻器被旁路时，所述环路滤波器电阻器的噪声被旁路。2.根据权利要求1所述的电路，其中所述电路包括锁相环路，即PLL。3.根据权利要求1所述的电路，其中所述第一控制线通过第一反相器从所述向上电流开关联接到所述第一旁路开关；并且其中所述第二控制线通过第二反相器从所述向下电流开关联接到所述第二旁路开关。4.根据权利要求1所述的电路，其中所述电路被配置为基本同时打开和关闭所述电流源和所述第一旁路开关，所述电流源通过所述向上电流开关联接到所述节点和所述第一旁路开关。5.根据权利要求1所述的电路，其中所述电路被配置为基本同时打开和关闭所述向下电流源和所述第二旁路开关，所述向下电流源通过所述向下电流开关联接到所述节点和所述第一旁路开关。6.根据权利要求1所述的电路，其中所述环路滤波器电阻器被闭合的第一旁路开关和第二旁路开关旁路。7.根据权利要求1所述的电路，其中所述环路滤波器电阻器具有的电阻至少是所述第一旁路开关和所述第二旁路开关的组合电阻的十倍。8.根据权利要求2所述的电路，其中当所述环路滤波器电阻器被旁路时，所述环路滤波器电阻器的噪声被旁路，因此获得PLL环路中较少的抖动。9.一种电路，包括：相位频率检测器，即PFD；向上电流开关，其联接到所述相位频率检测器的输出；向下电流开关，其联接到所述相位频率检测器的输出；电流源，其通过所述向上电流开关联接到节点；向下电流源，其通过所述向下电流开关联接到所述节...

【专利技术属性】
技术研发人员：R·帕瓦，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：