FinFET体接触件及其制造方法技术

一种半导体器件可以包括用于ESD保护的位于finFET器件上的体接触件。半导体器件包括半导体鳍状件、源极/漏极区和体接触件。源极/漏极区和体接触件位于半导体鳍状件中。鳍状件的一部分在横向上位于源极/漏极区和体接触件之间。半导体鳍状件位于衬底上。本发明专利技术还提供了一种FinFET体接触件及其制造方法。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，本专利技术涉及一种。
技术介绍
晶体管是现代集成电路的关键组件。为了满足日益增加的更快速度的要求，晶体管的驱动电流需要日益增大。由于晶体管的驱动电流与晶体管的栅极宽度成比例，优选具有较大宽度的晶体管。然而，栅极宽度的增加与减小半导体器件的尺寸的要求冲突。从而，开发了鳍状件场效应晶体管(finFET)。finFET的引入具有增加驱动电流而不以占用更多芯片面积为代价的有利特征。然而，finFET晶体管产生关于静电放电(ESD)性能的大量问题。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种半导体器件，包括:衬底；位于所述衬底之上凸起的鳍状件；所述鳍状件包括:所述鳍状件中的第一源极/漏极区；所述鳍状件中的第一体接触件；以及所述鳍状件的第一部分，所述第一部分在横向上位于所述第一源极/漏极区和所述第一体接触件之间。在该半导体器件中，所述第一部分仅包括鳍状件材料。 在该半导体器件中，所述鳍状件包含第一导电类型的掺杂物，所述第一源极/漏极区包含第二导电类型的掺杂物，所述第一体接触件包含所述第一导电类型的掺杂物。在该半导体器件中，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；位于所述衬底之上凸起的鳍状件；所述鳍状件包括：所述鳍状件中的第一源极/漏极区；所述鳍状件中的第一体接触件；以及所述鳍状件的第一部分，所述第一部分在横向上位于所述第一源极/漏极区和所述第一体接触件之间。

【技术特征摘要】
2012.01.31 US 13/363,0261.一种半导体器件，包括: 衬底； 位于所述衬底之上凸起的鳍状件；所述鳍状件包括: 所述鳍状件中的第一源极/漏极区； 所述鳍状件中的第一体接触件；以及 所述鳍状件的第一部分，所述第一部分在横向上位于所述第一源极/漏极区和所述第一体接触件之间。2.根据权利要求1所述的半导体器件，其中，所述第一部分仅包括鳍状件材料。3.根据权利要求1所述的半导体器件，其中，所述鳍状件包含第一导电类型的掺杂物，所述第一源极/漏极区包含第二导电类型的掺杂物，所述第一体接触件包含所述第一导电类型的掺杂物。4.根据权利要求3所述的半导体器件，其中，所述第一导电类型是P型，并且所述第二导电类型是η型。5.根据权利要求1所述的半导体器件，其中，所述鳍状件进一步包括:位于所述鳍状件上方的第一栅极结构，其中，所述第一栅极结构直接位于所述鳍状件的所述第一部分的上方。6.根据权利要 求5所述的半导体器件，其中，所述鳍状件进一步包括: 所述鳍状件中的第二源极/漏极区，所述第二源极/漏极区在与所述第一体接触件相反的方向上与所述第一源极/漏极区分横向隔开；以及 位于所述鳍状件上方的第二栅极结构，其中，所述第二栅极结构在横向上位于所述第一源极/漏极区和所述第二源极/漏极区之间。7.根据权利要求6所述的半导体器件，其中，所述鳍状件进一步包括: 所述鳍状件中的第三源极/漏极区，所述第三源极/漏极区在与所述第一源极/漏极区相反的方向上与所述第二源极/漏极区分横向隔开； 位于所述鳍状件上方的第三栅极结构，其中，所述第三栅极结构在横向上位于所述第二源极/漏极区和所述第三源极/漏极区之间； 所述鳍状件中的第二体接触件； 所述鳍状件的第二部分，所述第二部分在横向上位于所述第三源极/漏极区和所述第二体接触件之间；以及 位于所述鳍状件上方的第四栅极结构，其中，所述第四栅极结构直接位于所述鳍状件的第二部分的上方。8.根据权利要求7所述的半导体器件，其中，所述鳍状件进一步包括: 所述鳍状件中的第...

【专利技术属性】
技术研发人员：娄经雄，李介文，林文杰，曾仁洲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：