移位暂存器及其方法技术

本发明专利技术揭露一种移位暂存器及其方法，该移位暂存器包含第一至第三晶体管，该第一至第三晶体管各具有第一端、第二端与控制端，该第一晶体管的第二端、该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，且该第一晶体管的第一端电连接于该第一晶体管的控制端。

【技术实现步骤摘要】

本专利技术涉及移位暂存器(shift register),尤其涉及一种具有较精简电路与较低静态功率消耗的移位暂存器。
技术介绍
一种将扫描驱动电路(Scan driver,—般称作栅极驱动器:Gate driver)结合在玻璃基版上面并且利用标准薄膜晶体管制程(Thin film transistorprocess)生产,从而可以达到更高分辨率以及降低生产成本的技术已经被广泛使用，其已经成功实现于只有N型晶体管(N-type transistor)的非晶娃薄膜晶体管制程(Amorphous silicon thinfilm transistor process),扫描驱动电路是以移位暂存器来实现其功能。图1所示为韩国三星(Samsung)在2008年公开的栅极驱动电路(美国专利申请号US 20080100560),其包括上拉部(pull-up part)211、下拉部(pull-down part) 213、上拉驱动部(pull-updrivingpart)214、链波防止部(ripple preventing part)215、保持部(holdingpart) 216、逆变器217与重置部(reset part)218。上述该栅极驱动电路已经可以达到很好的补偿效果，因为电路中CKl在关断状态期间(Off-state period，亦即栅极保持在Vgl期间)所造成的稱合效应(coupling effect)已经被完全的抑制住,利用多颗薄膜晶体管(TFT)在这段期间进行放电动作，也由于是使用强迫放电的机制，所以其在Off-stateperiod的静态功率消耗也会来的大,加上Off-state period远大于电路实际动作的时间(将栅极线(Gate line)充电至Vgh再放电至Vgl的时间)，当电路在Off-state period的静态功率消耗过大便会造成整体电路的功率消耗偏大，此为已知的I⑶(Integrated gatedriver，整合栅极驱动器)缺点。综上所述，已知的移位暂存器具有电路静态功率消耗过大以及电路过于复杂的两项缺点。由此，专利技术人鉴于现有技术的缺失，思及改良专利技术的意念，终能专利技术出本专利技术的“”。
技术实现思路
本专利技术的主要目的在于提出一种在电路上更为精简的移位暂存器，且大幅降低其在关断状态期间的静态功率消耗。本专利技术的下一个主要目的在于提供一种移位暂存器，包含:第一薄膜晶体管，包括第一端，接收启动脉冲或(N-1)级脉冲，第二端，以及控制端，电连接于该第一端，第二薄膜晶体管，包括第一端，接收时脉信号，第二端，输出N级脉冲，以及控制端，电连接于第一薄膜晶体管的第二端，以及电容器，具有第一端与第二端，其中该第一端电连接于该第二薄膜晶体管的控制端，且该第二端电连接于该第二薄膜晶体管的第二端，以及第三薄膜晶体管，包括第一端，电连接该电容器的第一端于第一节点，第二端，接收公共接地端电压，以及控制$而，接收(N+2)级脉冲。本专利技术的再一个主要目的在于提供一种移位暂存器，包含第一至第三晶体管，各具有第一端、第二端与控制端，且该第一晶体管的第二端、该第二晶体管的第一端和该第三晶体管的控制端共同电连接于一个节点，且该第一晶体管的第一端电连接该第一晶体管的控制端，以及电容，具有电连接于该第二晶体管的控制端的第一端与电连接于该第二晶体管的第二端的第二端，其中该第一晶体管的第一端接收(N-1)级脉冲，该第二晶体管的第一端接收时脉信号，该第三晶体管的控制端接收(N+2)级脉冲，且该第三晶体管的第二端接收公共接地端电压。本专利技术的另一个主要目的在于提供一种用于移位暂存器的方法，其中该移位暂存器包括各具有第一端、第二端与控制端的第一至第三晶体管，该第一晶体管的第二端与该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，该第一晶体管的第一端接收(N-1)级脉冲或启动脉冲，且电连接该第一晶体管的控制端，该第二晶体管的第一端接收时脉信号，且该第三晶体管的控制端接收(N+2)级脉冲，该方法包含下列步骤:以该(N-1)级脉冲对该节点进行预充电；当该时脉信号拉升至第一电位时，使该节点因电容耦合效应而提升至相对高电位；使该第二晶体管的栅极线在讯框时间内进行一次充电至该第一电位的动作；当该时脉信号由该第一电位降至第二电位时，使该栅极线在该讯框时间内进行一次放电至该第二电位的动作；以及使用该(N+2)级脉冲以将该节点放电至公共接地端电压。本专利技术的又一个主要目的在于提供一种移位暂存器，包含第一至第三晶体管，各具有第一端、第二端与控制端，该第一晶体管的第二端、该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，且该第一晶体管的第一端电连接该第一晶体管的控制端。本专利技术的下一个主要目的在于提供一种移位暂存器，包含第一至第三晶体管，各具有第一端、第二端与控制端，其中该第一晶体管的第一端接收(N-1)级脉冲，该第二晶体管的第一端接收时脉信号，该第晶体管的控制端接收(N+2)级脉冲，且该第三晶体管的第二端接收公共接地端电压。本专利技术的再一个主要 目的在于提供一种移位暂存器，包含:第一至第三晶体管，各具有第一端、第二端与控制端，其中该第一晶体管的第一端接收(N-1)级脉冲。本专利技术的另一个主要目的在于提供一种移位暂存器，仅包含三个晶体管。本专利技术的又一个主要目的在于提供一种移位暂存器，包含多个晶体管，仅其中的一个晶体管的第一端接收时脉信号，以及电容器，电连接于该多个晶体管。为了让本专利技术的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。附图说明图1为显示已知的栅极驱动电路的电路图；图2为显示依据本专利技术构想的第一较佳实施例的移位暂存器的电路图；图3为显示依据本专利技术构想的第一较佳实施例的移位暂存器的操作波形图；图4为显示依据本专利技术构想的第二较佳实施例的移位暂存器的电路图；以及图5为显示依据本专利技术构想的第二较佳实施例的移位暂存器的操作波形图。主要元件符号说明211:上拉部213:下拉部214:上拉驱动部215:链波防止部216:保持部217:逆变器218:重置部Cx:电容器T1-T5:薄膜晶体管具体实施例方式本专利技术所提出的移位暂存器的电路架构如图2所示，一共使用了三颗TFT:T1-T3,以及电容Cx。其中Tl利用了前一级((N-1)级)的脉冲(Pulse)对节点X进行预充电；紧接着时脉信号C2 (时脉2，Clock2)拉升至Vgh，受到电容耦合效应影响，使得X点耦合至更高电位后，T2负责对栅极线(Gate line)在一个讯框时间(Frame time)内，进行一次充电至第一电位(Vgh)的动作，然后该时脉信号C2由Vgh降至第二电位(Vgl)，T2对栅极线在一个讯框时间内进行一次放电至Vgl的动作；之后T3使用下下一级(N+2级)的脉冲来将X点放电至接地端电压Vss(准位比Vgl来得更低)，对应的操作波形如图3所示。其中时脉信号为C1-C4，例如，当C2 (时脉2，Clock2)为第N级的移位暂存器的时脉信号时，则Cl、C3-C4为另外三级(N-1级、N+1级与N+2级)移位暂存器的时脉信号。而Vst/输出(N-1)则为启动脉冲或(N-1)级的脉冲。在电路Off-state period中，由于X点放本文档来自技高网...

【技术保护点】
一种设置在玻璃基版上的移位暂存器，包含：第一薄膜晶体管，包括：第一端，接收启动脉冲或(N?1)级脉冲；第二端；以及控制端，电连接于所述第一端；第二薄膜晶体管，包括：第一端，接收时脉信号；第二端，输出N级脉冲；以及控制端，电连接于所述第一薄膜晶体管的第二端；以及电容器，具有第一端与第二端，其中所述第一端电连接于所述第二薄膜晶体管的控制端，且所述第二端电连接于所述第二薄膜晶体管的第二端；以及第三薄膜晶体管，包括：第一端，电连接所述电容器的第一端于第一节点；第二端，接收公共接地端电压；以及控制端，接收(N+2)级脉冲。

【技术特征摘要】

【专利技术属性】
技术研发人员：柯健专，吴昭慧，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：