具有被选择性供电的反相器的读出放大器制造技术

本发明专利技术揭示一种读出放大器，其包括第一反相器，所述第一反相器对锁存器的第一输出作出响应。所述第一反相器是由感测启用信号来供电。所述读出放大器还包括第二反相器，所述第二反相器对所述锁存器的第二输出作出响应。所述第二反相器也是由所述感测启用信号来供电。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及一种读出放大器。
技术介绍
读出放大器可用以读取存储于例如静态随机存取存储器(SRAM)装置的半导体存储器装置中的数据。两类读出放大器包括电流锁存读出放大器和电压锁存读出放大器。与电流锁存读出放大器相比，电压锁存读出放大器可使用较小的输入信号，表现出更快的操作且使用较少的电力。通过读出放大器可增强半导体存储器装置的性能，所述读出放大器在从选定或启用状态设定为未选定或停用状态时提供经改进的切换速度和减少的泄漏。
技术实现思路
一种读出放大器可包括锁存器和两个反相器。所述读出放大器可经由位线对接收数据信号且可接收感测启用信号。所述反相器可产生所述读出放大器的输出且可由所述感测启用信号来供电。用所述感测启用信号给所述反相器供电可在所述感测启用信号指示所述读出放大器处于停用状态时禁止来自所述读出放大器的非所要输出。在一特定实施例中，一种读出放大器包括第一反相器，所述第一反相器对锁存器的第一输出作出响应。所述第一反相器是由感测启用信号来供电。所述读出放大器还包括第二反相器，所述第二反相器对所述锁存器的第二输出作出响应。所述第二反相器也是由所述感测启用信号来供电。在一特定实施例中，一种方法包括通过向读出放大器的第一反相器和第二反相器提供感测启用信号来选择性地向所述第一反相器和所述第二反相器供电。所述方法可包括在所述感测启用信号向所述第一反相器和所述第二反相器供电时将所述感测启用信号发送到耦合到一位线的隔离装置以将所述第一反相器与所述位线隔离。所述方法还可包括在所述感测启用信号不向所述第一反相器和所述第二反相器供电时禁止来自所述第一反相器的输出。在一特定实施例中，一种设备包括第一读出放大器，所述第一读出放大器包括第一反相器和第二反相器。基于在所述第一读出放大器处接收到的第一感测启用信号来选择性地向所述第一反相器和所述第二反相器供电。所述设备还包括第二读出放大器，所述第二读出放大器包括第三反相器和第四反相器。基于在所述第二读出放大器处接收到的第二感测启用信号来选择性地向所述第三反相器和所述第四反相器供电。由所揭示实施例中的至少一者所提供的一个特定优点是与使用例如逻辑门的装置来控制到输出反相器的输入的电路相比，基于感测启用信号来选择性地向反相器供电可使用具有较少装置和较快切换速度的电路来防止非启用读出放大器输出错误信号。本专利技术的其它方面、优点和特征将在审阅包括以下部分的整个申请案之后变得显而易见:附图说明具体实施方式和权利要求书。附图说明图1为具有被选择性供电的反相器的读出放大器的实施例的图式；图2为经耦合以给多路复用器提供输出的具有被选择性供电的反相器的一对读出放大器的实施例的示意图；图3为在静态随机存取存储器(SRAM)设计中以16对I多路复用方案实施的图1的读出放大器的实施例的示意图；图4为使用读出放大器的方法的特定实施例的流程图；图5为包括具有被选择性供电的反相器的读出放大器的通信装置的特定实施例的方框图；以及图6为用以制造包括具有被选择性供电的反相器的读出放大器的装置的过程的特定实施例的流程图。具体实施例方式图1展示具有被选择性供电的反相器的读出放大器100的实施例。读出放大器100可为电压锁存读出放大器。作为一说明性实例，可将读出放大器100实施于28纳米静态随机存取存储器(SRAM)设计中。读出放大器100可接收位线对112、114和感测启用信号116作为输入。位线对112、114可从存储器单兀的核心阵列输出。感测启用信号116可指示启用状态或停用状态。在处于启用状态中时，感测启用信号116可具有高电压或逻辑“I”值，且在处于停用状态中时，感测启用信号116可具有低电压或逻辑“O”值。读出放大器100可包括锁存器118、第一反相器120和第二反相器122。锁存器118可接收位线对112、114和感测启用信号116。当锁存器118由感测启用信号116激活时，锁存器118可对在位线112处的数据信号(d)与在位线114处的互补数据信号(db)之间的差分电压作出响应。锁存器118可响应于经由位线对112、114接收到的差分电压(例如)通过设定内部节点处的电压而转变到对应于所述差分电压的内部状态。当锁存器118由感测启用信号116激活时，第一反相器120的反相器输入124接收锁存器118的第一锁存器输出126。在锁存器118由感测启用信号116激活时，所述锁存器还可将第二锁存器输出128发送到第二反相器122的反相器输入130。第一反相器120由在第一反相器120的供应输入132处接收到的感测启用信号116来供电。当感测启用信号116处于启用状态中时,第一输出134为第一锁存器输出126的逻辑补码。当感测启用信号116处于停用状态中时，感测启用信号116不激活第一反相器120或锁存器118。甚至在足以激活第一反相器120的电流从位线112流向第一反相器120时，当感测启用信号116处于停用状态中时，第一反相器120未由感测启用信号116激活，且第一反相器120产生独立于在第一锁存器输出126处的电压的输出(例如，产生逻辑低输出电压)。结果，在感测启用信号116处于停用状态中时，禁止第一反相器120产生错误信号。第二反相器122由在第二反相器122的供应输入136处接收到的感测启用信号116来供电。当感测启用信号116处于启用状态中时，第二输出138为第二锁存器输出128的逻辑补码。当感测启用信号116处于停用状态中时，感测启用信号116不激活第二反相器122或锁存器118。在停用状态中，甚至在足以激活第二反相器122的电流从位线114流向第二反相器122时，因为第二反相器122未由感测启用信号116激活，所以在第二输出138处提供独立于在第二锁存器输出128处的电压的输出(例如，逻辑低输出电压)。当感测启用信号116处于停用状态中时，禁止第二反相器122产生错误信号。基于感测启用信号116来选择性地向第一反相器120和第二反相器122供电以防止第一反相器120和第二反相器122在读出放大器100停用时驱动第一输出134和第二输出138。通过在读出放大器100停用时将第一反相器120和第二反相器122断电，可在不引入争用的情况下使用第一输出134和第二输出138来作为多路复用器输出的部分。当读出放大器100由感测启用信号116激活时，读出放大器100经由第一反相器120提供第一输出134且经由第二反相器122提供第二输出138。可将第一输出134和第二输出138发送到例如η型晶体管(例如，η型金属氧化物半导体(NMOS)晶体管)的输出装置。第一输出134可与其它读出放大器的第一输出f禹合以作为第一多路复用器输出线。如关于图2所描述，第二输出138可与其它读出放大器的第二输出耦合来作为第二多路复用器输出线。在操作期间，当感测启用信号116处于停用状态中时，将锁存器118去激活，将第一反相器120断电,且将第二反相器122断电。第一输出134和第二输出138具有逻辑低电压。当感测启用信号116处于启用状态中时，锁存器118被激活且将第一锁存器输出126提供到第一反相器120且将第二锁存器输出128提供到第二反相器122，其中锁存器输出126、128是基于位线112、114的数据值。第一反相器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：陈南，陈志勤，里图·哈巴，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：