本申请提供了一种总线读写检测装置，以总线的一个从设备的形式与总线连接。所述总线读写检测装置包括：读写检测器和状态寄存器；所述读写检测器连接在总线上，用于依据所述状态寄存器预设的检测信息中的待检测从设备与所述总线的连接地址，获取所述待检测从设备的读写数据，并将所述读写数据发送至所述状态寄存器；所述状态寄存器用于分析所述读写数据中的数据种类及各个种类数据的发生时序，依据所述读写数据中的数据种类及所述各个种类数据的发生时序对所述待检测从设备进行读写检测。使用本申请提供的一种总线读写检测装置，能够了解总线上的行为和时序信息，进而分析得到待检测从设备的访问冲突产生的原因，为系统调试的后续步骤做好准备。
【技术实现步骤摘要】
本申请涉及片上系统领域，特别涉及一种总线读写检测装置。
技术介绍
随着芯片技术的高速发展，片上系统(System on Chip，也叫系统级芯片)被普遍应用于各种领域的芯片中。片上系统是指单个芯片上集成一个完整的系统，对所有或部分必要的电子电路进行包分组的技术，具有高效集成性能。系统总线是一个片上系统的一个必不可缺的部分。一条系统总线上，一般会连接着一些主设备(Master)和一些从设备(Slave)，主设备指具有可以在总线上发布命令特征的设备，如CPU，可以主动的要求读写某个地址的数据；从设备只能接收并响应总线上命令的设备，如内存控制器，在接收到总线上某些主设备发起对其的读操作的时候，在总线上响应并给出返回数据。一条高速、高效的系统总线往往是整个系统性能的关键所在。但是系统总线对于用户而言是非常不透明的，编程人员只能通过CPU对总线进行访问，并不能直接看见总线的行为和时序信息。主设备对某一从设备的地址空间进行了错误的访问，而对后续访问造成不利影响的访问冲突，或是不同的主设备同时对同一从设备的地址空间进行访问，造成的访问冲突。在实际应用中，不同的主设备可能会到同一从设备的地址空间进行访问，造成访问冲突，并且，即使在只有CPU —个主设备的情况下，也会因为主程序与中断程序之间对某个地址空间的访问冲突、多线程中对某个地址空间的访问冲突等原因，造成一些不可预知的错误。
技术实现思路
本申请要解决的技术问题是提供一种总线读写检测装置，用以对系统总线上的某一从设备的读写行为进行检测，解决现有技术中因为无法了解总线上的行为和时序信息导致的访问冲突。为解决上述问题，本申请提供了一种总线读写检测装置，包括:读写检测器和状态寄存器；其中:所述读写检测器连接在总线上，用于依据所述状态寄存器预设的检测信息中的待检测从设备与所述总线的连接地址，获取所述待检测从设备的读写数据，并将所述读写数据发送至所述状态寄存器；所述状态寄存器用于分析所述读写数据中的数据种类及各个种类数据的发生时序，依据所述读写数据中的数据种类及所述各个种类数据的发生时序对所述待检测从设备进行读写检测。上述装置，优选的，还包括:条件判断器，用于将所述读写检测器获取的读写数据转发至所述状态寄存器，并判断所述读写检测器获取的读写数据是否满足设定的条件，是，发送中断信号启动中断程序。上述装置，优选的，还包括:计数器和计数判断器；其中:所述计数器用于将所述读写检测器获取的读写数据转发至所述计数判断器，计数满足所述检测信息中的待检测从设备与所述总线的连接地址的所述读写数据，并输出计数值；所述计数判断器用于判断所述计数值是否满足设定的数值，是，发送中断信号启动中断程序，并将所述计数器获取的读写数据转发至所述状态寄存器。上述装置，优选的，所述读写检测器包括:读检测器和/或写检测器；其中:所述读检测器，用于依据所述状态寄存器配置的检测信息中的待检测从设备与所述总线的连接地址及所述总线中的读时序参数获取所述待检测从设备的读数据，并将所述读数据发送至所述状态寄存器；所述写检测器，用于依据所述状态寄存器配置的检测信息中的待检测从设备与所述总线的连接地址及所述总线中的写时序参数获取所述待检测从设备的写数据，并将所述写数据发送至所述状态寄存器。本申请提供的一种总线读写检测装置，以总线的一个从设备的形式与总线连接。所述总线读写检测装置包括:读写检测器和状态寄存器；所述读写检测器连接在总线上，用于依据所述状态寄存器预设的检测信息中的待检测从设备与所述总线的连接地址，获取所述待检测从设备的读写数据，并将所述读写数据发送至所述状态寄存器；所述状态寄存器用于分析所述读写数据中的数据种类及各个种类数据的发生时序，依据所述读写数据中的数据种类及所述各个种类数据的发生时序对所述待检测从设备进行读写检测。使用本申请提供的一种总线读写检测装置，就能够了解总线上的行为和时序信息，进而分析得到待检测从设备的访问冲突产生的原因，为系统调试的后续步骤做好准备。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本申请的一种总线读写检测装置的结构示意图；图2是本申请的一种总线读写检测装置的另一种结构示意图；图3是本申请的一种总线读写检测装置的又一种结构示意图；图4是本申请的一种总线读写检测装置的应用场景；图5是本申请的一种总线读写检测方法实施例1的流程图；图6是本申请的一种总线读写检测方法实施例2的流程图；图7是本申请的一种总线读写检测方法实施例3的流程图。具体实施例方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请的总线读写检测装置用于片上系统中。参考图1，示出了本申请一种总线读写检测装置的结构示意图，该装置包括:读写检测器101和状态寄存器102 ；其中:所述读写检测器101连接在总线上，用于依据所述状态寄存器102预设的检测信息中的待检测从设备与所述总线的连接地址，获取所述待检测从设备的读写数据，并将所述读写数据发送至所述状态寄存器102 ；所述状态寄存器102用于分析所述读写数据中的数据种类及各个种类数据的发生时序，依据所述读写数据中的数据种类及所述各个种类数据的发生时序对所述待检测从设备进行读写检测。所述读写检测器101包括:读检测器1011和/或写检测器1012 ；所述读检测器1011，用于依据所述状态寄存器102配置的检测信息中的待检测从设备与所述总线的连接地址及所述总线中的读时序参数获取所述待检测从设备的读数据，并将所述读数据发送至所述状态寄存器102 ；所述写检测器1012，用于依据所述状态寄存器102配置的检测信息中的待检测从设备与所述总线的连接地址及所述总线中的写时序参数获取所述待检测从设备的写数据，并将所述写数据发送至所述状态寄存器102。在实际操作中，系统通过配置总线对状态寄存器102进行检测信息预设配置。参考图2，示出了本申请一种总线读写检测装置的另一种结构示意图，本装置还包括条件判断器103。本装置是在图1的基础上得到的，条件判断器103设置于读写检测器101之后，用于将所述读写检测器101获取的读写数据转发至所述状态寄存器102，并判断所述读写检测器101获取的读写数据是否满足设定的条件，是，发送中断信号启动中断程序。参考图3，示出了本申请一种总线读写检测装置的又一种结构示意图，本装置还包括计数器104和计数判断器105。本装置是在图1的基础上得到的，计数器104设置于读写检测器101之后，计数判断器105设置于计数器104之后，所述计数器104用于将所述读写检测器101获取的读写数据转发至所述计数判断器105，计数满足所述检测信息中的待检测从设备与所述总线的连接地址的所述读写数据，并输出计数值；所述计数判断器105用于判断所述计数值是否满足设定的数值，是，本文档来自技高网...
【技术保护点】
一种总线读写检测装置，其特征在于，包括：读写检测器和状态寄存器；其中：所述读写检测器连接在总线上，用于依据所述状态寄存器预设的检测信息中的待检测从设备与所述总线的连接地址，获取所述待检测从设备的读写数据，并将所述读写数据发送至所述状态寄存器；所述状态寄存器用于分析所述读写数据中的数据种类及各个种类数据的发生时序，依据所述读写数据中的数据种类及所述各个种类数据的发生时序对所述待检测从设备进行读写检测。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈智德，胡胜发，
申请(专利权)人：安凯广州微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。