一种用于计算机存储设备的多点测试的方法和装置。一种测试计算机存储设备的方法的实施例包括耦合多个存储设备，每个存储设备具有串化器输出端以及解串器输入端，其中第一存储设备的串化器输出端与多个存储设备的存储设备中一或多个的解串器输入端相耦合。该方法进一步包括使用每个存储设备的测试生成器产生测试信号模式、在每个存储设备处将测试信号模式串行化、并且将经串行化的测试模式进行传输用于测试存储设备，其中存储设备的测试包括第一测试方式以及第二测试方式。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的多个实施例总体上涉及计算机存储器以及串行输入/输出( ο)领域，并且更具体地涉及对计算机存储设备和串行IO端口进行多点测试(mult1-site testing)的方法和装置。
技术介绍
随着技术的进步允许在每个装置内安装越来越小的部件，计算机存储设备具有越来越密集的体系结构。因此，对于测试而言每个存储设备已经变得越来越复杂，因为待测试的存储器已经变得更加复杂。在串行端口存储设备内，可能存在数目不断增加的存储器子部件以及串行IO端口需要进行测试。有效地对此类装置进行测试对制造商们提出了很大挑战，他们通常被迫为存储器单元而不是测 试电路腾出更多的硅面积并且被迫在板测试中付出很大努力和代价。在这种环境中，制造商们在降低成本的压力下制造出更多数目的存储器板或存储设备。由于这个原因，制造商们面临着关于如何有效率地对多个装置进行测试的问题，同时还面临着精确地确定所测试的存储设备中哪一个实际上包含瑕疵以及存在哪种类型的瑕疵的问题。
技术实现思路
提供一种对计算机存储设备以及串行IO端口进行多点测试的方法和装置。在本专利技术的第一方面中，一种测试计算机存储设备的方法包括耦合多个存储设备，每个存储设备具有串化器输出端以及解串器输入端，其中第一存储设备的串化器输出端与存储设备中的一或多个的解串器输入端相耦合。该方法进一步包括使用每个存储设备的测试生成器来产生测试信号模式、在每个存储设备处将该测试信号模式串行化、并且传送串行化的测试模式用于测试多个存储设备，其中存储设备的测试包括第一测试方式以及第二测试方式。在本专利技术的第二方面中，一种存储设备包括用于数据存储的一或多个存储体；输出端，该输出端包括用于将数据串行化的串化器；以及输入端，该输入端包括将数据解串行化的解串器。该装置进一步包括测试生成器，该测试生成器生成用于测试存储器的一或多个测试模式，以及错误检测器，该错误检测器用于检测所接收的数据中的错误。该设备进一步包括与存储体相耦合的切换和端口逻辑以及一或多个切换组件，该一或多个切换组件建立用于该存储设备的一或多个测试路径，测试路径包括用于第一测试方式的第一测试路径以及用于第二测试方式的第二测试路径。在本专利技术的第三方面中，一种存储器测试装置包括输入端，该输入端接收来自一或多个存储设备的数据，每个存储设备具有串化器输出端以及解串器输入端，其中第一存储设备的串化器输出端与一或多个其它存储设备的解串器输入端相耦合。该装置进一步包括错误校验器，该错误校验器对来自一或多个存储设备的数据进行校验，该错误校验器具有用于测试多个存储设备的第一方面的第一测试方式以及用于测试多个存储设备的第二方面的第二方式。附图说明本专利技术的多个实施例是通过示例而非限制来展示在附图中的，其中类似的附图标记指代相似的要素。图1是在主机与SPDRAM存储设备之间的接口的实施例的示意图；图2是SPDRAM存储器体系结构的实施例的示意图；图3是命令集的示意图，该命令集用于包括SPDRAM测试结构的设备的实施例；图4是由检测系统的实施例所检测的生产过程缺陷的示意图；图5是SPDRAM存储器以及包含内建测试结构的主机设备的实施例的示意图；图6是SPDRAM接口测试体系结构的实施例的示意图；图7是SPDRAM测试生成器的实施例的示意图；图8是SPDRAM命令生成器的实施例的示意图，该SPDRAM命令生成器使用串行IO测试生成器；图9是测试数据命令扩展器的实施例的示意图；图10示出错误校验系统的实施例；图11是测试结构的实施例的示意图，该测试结构用于测试在差分串行IO接线的故障；图12是在差分接线进行开路故障检测的实施例的示意图；图13是用于检测设备以及在检测设备之间的时钟偏移容限的多点测试环境的实施例的示意图；图14示出设备的自循环返回(self-loop back)测试方式的实施例；图15示出在SPDRAM存储器中的自循环返回方式的实施例；图16是设备间测试路径的实施例的示意图；图17是在多点测试体系结构的实施例中的自循环返回连接的示意图；图18是多点测试体系结构的示意图；图19是藉由自循环返回测试路径对设备进行检测的多点测试配置的实施例的示意图；图20是设备间测试路径的实施例的示意图；图21是流程图，示出对计算机存储器板或其它存储设备进行多点测试的过程的实施例；以及图22是可以用于实施例中的计算设备的实施例的示意图。详细说明本专利技术的实施例总体上涉及对计算机存储设备以及串行IO端口进行多点测试的方法和装置。在一些实施例中，可以藉由多个存储设备或存储器板的互连对计算机存储设备进行测试。在一些实施例中，所测试的存储器包括动态随机存取存储器(DRAM)。在一些实施例中，存储设备是串行端口 DRAM (SPDRAM)设备，这种串行端口 DRAM设备具有经由高速串行IO访问的存储器。在一些实施例中，STORAM测试结构可以经由相同的串行IO链路对高速串行IO链路(第一测试方式)和存储器接口逻辑(第二测试方式)二者进行测试。串行端口存储器是允许经由高速串行IO端口访问存储器的新的存储器访问技术。串行端口存储器技术在物理(PHY)层借助了串化器-解串器(SERDES)的电路创新。高速串行IO接口在主机与存储器之间提供高带宽通信信道。并行数据可以在传输之前被串行化并且串行化的数据在接收器端可以被解串行化为并行数据。串行链路的优点是此类链路可以被用来减少引脚数目，同时通过消除迹线匹配和拥塞来简化设备的布局问题。因为每个端口是独立的，所以不需要维持端口之间的相位关系。在一些实施例中，对多个存储设备同时进行测试，这可以被称为多点测试。同时测试可以允许降低测试成本，并且降低存储器和IC部件的测试成本在降低总体部件成本中是关键性要素。因此，能够对多个部件进行并行测试的多点测试技术可以被用来帮助实现针对性的测试成本目标。然而，多点测试的经常被提及的问题(尤其是当多个设备互连用于测试时)是难以收集会在其它设备上扩散的设备错误信息，以及当检测到错误时难以确定正被测试的多个单元中的哪一单元或哪些单元是有缺陷的单元。在一些实施例中，对设备错误信息的收集(称为错误定位)是通过在测试过程中进行交互的受测试设备之间传送错误信息来获取的。测试器硬件(如中继器)的优化对于降低测试成本和测试复杂度是重要的。在一些实施例中，串行IO的多点测试包括设备之间(如在进行交互的串化器和解串器之间)的时钟偏移容限，可以利用它来提供高效率且有效的测试。图1是在主机与SPDRAM存储设备之间的接口的实施例的示意图。在所示的系统中，存储设备115是DRAM (动态随机存取存储器)，并且具体地是串行端口 DRAM (SPDRAM)0STORAM是一种允许通过高速串行IO端口访问存储器的DRAM存储器访问技术。STORAM可以与主机110 (如片上系统(SOC))相耦合。在图1中，在系统级描绘了在存储器115与主机110之间的SPDRAM高速串行接口 105的实施例。在一些实施例中，STORAM高速串行接口在物理(PHY)层利用串化器-解串器(SERDES)的电路创新。在这个示意图中，主机物理层140包括发送器130，该发送器包含串化器120，并且存储器物理层145包括接收器135，该接收器包含解串器125。在一些实施例中，本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.01.06 US 12/683,3651.一种测试计算机存储设备的方法，包括: 耦合多个存储设备，每个存储设备具有串化器输出端以及解串器输入端，其中第一存储设备的串化器输出端与所述多个存储设备的存储设备中的一或多个的解串器输入端相耦合； 使用每个存储设备的测试生成器产生测试信号模式；以及 在每个存储设备处将测试信号模式串行化，并且传输经串行化的测试模式用于测试所述多个存储设备，其中存储设备的测试包括第一测试方式和第二测试方式。2.如权利要求1所述的方法，其中第一测试方式是串行IO(输入-输出)测试方式,并且第二测试方式是存储器接口测试方式。3.如权利要求2所述的方法，其中串行IO测试方式与存储器接口测试方式是分离的。4.如权利要求3所述的方法，其中用于串行IO测试方式的测试模式包括对存储器接口测试方式未授权的测试模式。5.如权利要求2所述的方法，其中多个存储设备的测试包括对多个故障进行测试，所述故障包括存储设备的接线上的开路、固定以及桥接故障中的一或多个。6.如权利要求5所述的方法，进一步包括建立测试路径以进行对存储设备的接线的测试。7.如权利要求2所述的方法，其中多个存储设备的测试包括测试测试设备之间的时钟偏移容限。8.如权利要求2所述的方法，存储器接口测试方式包括建立自循环返回测试，所述自循环返回测试包括将第一设备的串化器连接到所述第一设备的解串器。9.如权利要求2所述的方法，其中存储器接口测试方式包括建立时钟间偏移测试，所述时钟间偏移测试包括将第一设备的串化器连接到所述第一设备的解串器。10.如权利要求1所述的方法，进一步包括: 在存储设备的每一个处接收一或多个测试信号，并且使用计算机存储设备的错误校验器将所接收的测试信号进行比较以确定装置失败；并且收集针对存储设备的失败信息。11.如权利要求10所述的方法，进一步包括测试后在存储设备之间传送所收集的失败信息。12.如权利要求10所述的方法，进一步包括至少部分地基于所收集的失败信息标识一或多个有缺陷的存储设 备。13.如权利要求10所述的方法，进一步包括如果设备在多个测试信号路径的一或多个之中起作用，则确定所述设备是边际性缺陷的。14.如权利要求1所述的方法，进一步包括建立针对多个存储设备中的每一个的时间偏移。15.如权利要求14所述的方法，进一步包括针对存储设备的多个测试改变用于存储设备的时间偏移。16.如权利要求2所述的方法，进一步包括建立多个测试信号路径并且针对每个测试信号路径收集失败信息。17.如权利要求16所述的方法，其中建立多个测试信号路径包括建立用于串行IO测试方式的第一测试信号路径以及用于存储器接口测试方式的第二测试信号路径。18.如权利要求16所述的方法，其中建立多个测试信号路径包括发送用于计算机存储设备的控制信号。19.一种存储设备，包括: 用于数据存储的一或多个存储体； 输出端，包括用于将数据串行化的串化器； 输入端，包括将数据解串行化的解串器； 测试生成器，生成用于测试存储器的一或多个测试模式； 错误检测器，检测所接收的数据中的错误； 与存储体相耦合的切换和端口逻辑；以及 一或多个切换组件，用于建立用于存储设备的一或多个测试路径，所述测试路径包括用于第一测试方式的第一测试路径以及用于第二测试方式的第二测试路径。20.如权利要求19所述的存储设备，其中第一测试路径是用于串行IO(输入-输出)测试方式的测试路径，并且第二测试路径是用于存储器接口测试方式的测试路径。21.如权利要求19所述的存储设备，进一步包括:错误输出端，用于将错误数据提供给存储器测...
【专利技术属性】
技术研发人员：薛真成，
申请(专利权)人：晶像股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。