一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管制造技术

本发明专利技术提供了一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管，从下至上依次主要由漏极，n+-GaN衬底，n-GaN缓冲层，p-GaN电流阻挡层，GaN沟道层，AlGaN势垒层，以及AlGaN势垒层上的源极和栅极，源极与漏极均为欧姆接触，栅极为肖特基接触，该晶体管还包括位于n-GaN缓冲层内，p-GaN电流阻挡层与n+-GaN衬底之间的p-GaN埋层。本发明专利技术中，通过p型GaN埋层与n-GaN缓冲层之间形成的p-n结来扩展截止状态下n-GaN缓冲层内的耗尽区域，提升n-GaN缓冲层内电场强度，从而提高器件击穿电压。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域，具体是指一种带有P型氮化镓埋层的垂直氮化镓基异质结场效应晶体管。
技术介绍
氮化嫁基异质结场效应晶体管(GaN Heterojunction Fiele-EffectTransistor，GaN HFET)不但具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时氮化镓(GaN)材料可以与铝镓氮(AlGaN)等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电力电子应用最具潜力的晶体管之一。现有的高耐压GaN HFET结构主要为横向器件，器件基本结构如图1所示。器件主要包括衬底，GaN缓冲层，AlGaN势垒层以及AlGaN势垒层上形成的源极、漏极和栅极，其中源极和漏极与AlGaN势垒层形成欧姆接触，栅极与AlGaN势垒层形成肖特基接触。但是对于横向GaN HFET而言，在截止状态下，从源极注入的电子可以经过GaN缓冲层到达漏极，形成漏电通道，过大的缓冲层泄漏电流会导致器件提前击穿，无法充分发挥GaN材料的高耐压优势，从而限制GaN HFET在高压方面的应用。同时横向GaN HFET器件主要依靠栅极与漏极之间的有源区来承受耐压，要获得大的击穿电压，需设计很大的栅极与漏极间距，从而会增大芯片面积，不利于现代电力电子系统便携化、小型化的发展趋势。与横向GaN HFET相比，垂直GaN异质结场效应晶体管(GaN VerticalHeterojunction Fiele-Effect Transistor, GaN VHFET)结构可以有效地解决以上问题。已有技术GaN VHFET结构如图2所示，器件主要包括漏极、n+_GaN衬底、n_GaN缓冲层、P-GaN电流阻挡层、GaN沟道层、AlGaN势垒层和AlGaN势垒层上形成的栅极和源极，其中漏极与n+-GaN衬底形成欧姆接触,源极与AlGaN势鱼层形成欧姆接触,栅极与AlGaN势鱼层形成肖特基接触。与横向GaN HFET相比，GaN VHFET存在以下优势:器件主要通过栅极与漏极之间的纵向间距，即n-GaN缓冲层来承受耐压，器件横向尺寸可以设计的非常小，有效节省芯片面积；同时P-GaN电流阻挡层与n-GaN缓冲层之间形成的p_n结可以有效阻挡从源极注入的电子，从而抑制器件缓冲层泄漏电流。除此之外，GaN VHFET结构还具有便于封装、低沟道温度等多方面优点。对于已有技术GaN VHFET结构而言，器件主要依靠p_GaN电流阻挡层与n_GaN缓冲层之间形成的p-n结来承受耐压，器件内峰值电场达到临界电场或者泄漏电流达到阈值时，n-GaN缓冲层内耗尽区宽度的大小决定了器件的击穿电压，随着n_GaN缓冲层厚度的增大，击穿时n-GaN内的耗尽区宽度也随之增大，但是当n_GaN缓冲层厚度超过一定值后，击穿时n-GaN内的耗尽区宽度达到饱和，器件的击穿电压也达到饱和,不再随着n_GaN缓冲层厚度的增大而增大，从而限制了 GaN VHFET的高耐压应用。同时n_GaN缓冲层内的垂直电场强度会随着远离P-GaN电流阻挡层与n-GaN缓冲层之间的p_n结界面而逐渐降低，由于器件击穿电压等于n-GaN缓冲层内的垂直电场强度沿着y轴方向的积分，不断降低的垂直电场强度使得器件的击穿电压无法达到GaN材料极限，不能充分发挥GaN基器件的高耐压优势。
技术实现思路
针对已有技术GaN VHFET器件存在的技术问题，本专利技术提供了一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管(GaN Vertical HeterojunctionField-Effect Transistor with p-type buried layers, GaN PBL-VHFET),在n_GaN缓冲层内引入p-GaN埋层,通过n-GaN缓冲层与p-GaN埋层之间形成的p_n结,扩展击穿时n_GaN缓冲层内耗尽区域，同时提升n-GaN缓冲层内垂直电场强度，从而提升器件的耐压强度。本专利技术的目的通过下述技术方案实现:一种带有P型氮化镓埋层的垂直氮化镓基异质结场效应晶体管，从下至上依次主要由漏极，n+-GaN衬底，n_GaN缓冲层，p-GaN电流阻挡层，GaN沟道层，AlGaN势垒层，以及AlGaN势垒层上的源极和栅极组成，源极与漏极均为欧姆接触，栅极为肖特基接触，该垂直氮化镓基异质结场效应晶体管还包括位于n-GaN缓冲层内，P-GaN电流阻挡层与n+-GaN衬底之间的p_GaN埋层。器件结构如图3所示，为了方便讨论，图中定义了一个二维坐标系。所述的垂直氮化 镓基异质结场效应晶体管沿χ轴方向左右对称。所述的p-GaN电流阻挡层与GaN沟道层相连，并分为两部分，沿着χ轴方向分别位于器件两侧。所述栅极的长度大于两边P-GaN电流阻挡层之间的间距Lap，且部分覆盖两边的P-GaN电流阻挡层。所述的P-GaN埋层沿着y轴方向，从上至下共分为η层，η为整数，范围为I < η < 20。其中所述的P-GaN埋层的每一层均分为两部分，沿着χ轴方向分别位于器件两侧。所述的p-GaN电流阻挡层沿y轴方向的厚度为0.1 μ m到5 μ m,即从上到下的厚度范围为 0.1ym 到 5μπι，掺杂浓度为 IX IO15CnT3 至 IX 102°cnT3。在所述的ρ-GaN埋层中，第i层两边的ρ-GaN埋层间距为LB_Bi，其中i = 1，2，...，n，每层的LB_Bi可以是相同的，也可以是不同的，范围为0.5μπι到50 μ m。在所述的ρ-GaN埋层中，第i层两边的p-GaN埋层的厚度为TBi，其中i = 1，2，…，n，每层的Tm可以是相同的，也可以是不同的，范围为0.05μπι到5μπι。在所述的ρ-GaN埋层中，第i层单边p-GaN埋层的长度为LBi，其中i = 1，2，…，n，每层的Lm可以是相同的，也可以是不同的，范围为0.5μπι到30 μ m。在所述的P-GaN埋层中，第一层与ρ-GaN电流阻挡层之间的间距为TC_B，其中TC_B的范围为0.2 μ m到15 μ m。在所述的P-GaN埋层中，最后一层与n+_GaN衬底之间的间距为TB_S，其中TB_S的范围为 0.2 μ m 至Ij 15 μ m。在所述的p-GaN埋层中，当所述p-GaN埋层的层数为两层以上时，第i层与第i+1层之间的间距为TB_Bi，其中i = 1,2,…，n-1，不同的Tb,之间可以是相等的，也可以是不相等的，范围为0.2 μ m到15 μ m。在所述的p-GaN埋层中，每层的掺杂浓度相同，掺杂浓度范围均为lX1015cm_3至lX102°cm_3;或者，不同层的掺杂浓度不同，每一层的掺杂浓度范围为IX IO15CnT3至IXio2W30本专利技术与现有技术GaN VHFET相比，具有如下的优点和有益效果:本专利技术所提出的GaN PBL-VHFET中，通过使用ρ-GaN埋层，在n_GaN缓冲层内弓丨入额外的p-η结，扩展截止状态下n-GaN缓冲层耗尽区域；同时由于n_GaN缓冲层存在多个p-η结界面，因此可以抑制已有技术GaN VHFET中，垂直电场强度随着远离ρ-GaN电流阻挡层与n_GaN缓冲层界面不断减小的问本文档来自技高网...

【技术保护点】
一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管，从下至上依次主要由漏极(308)，n+?GaN衬底(307)，n?GaN缓冲层(306)，p?GaN电流阻挡层(305)，GaN沟道层(304)，AlGaN势垒层(303)，以及AlGaN势垒层(303)上的源极(301)和栅极(302)组成，源极(301)与漏极(307)均为欧姆接触，栅极(302)为肖特基接触，其特征在于：还包括位于n?GaN缓冲层(306)内，p?GaN电流阻挡层(305)与n+?GaN衬底(307)之间的p?GaN埋层(309)。

【技术特征摘要】

【专利技术属性】
技术研发人员：杜江锋，赵子奇，罗杰，尹成功，黄思霓，严慧，罗谦，于奇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：