一种消除基于光纤传输的VGA信号抖动的装置制造方法及图纸

本实用新型专利技术公开了一种消除基于光纤传输的VGA信号抖动的装置，所述装置包括：FPGA的内部FIFO、内部锁相环PLL1、内部计数器、外部VCXO压控晶振、外部锁相环、外部低通滤波器，RGB线、CLK线和HV线连接FPGA的内部FIFO，外部低通滤波器连接外部VCXO压控晶振，外部VCXO压控晶振连接内部锁相环PLL1，内部锁相环PLL1连接内部计数器，内部计数器通过FPGA的GPIO引脚连接外部锁相环PLL2，外部锁相环PLL2通过FPGA的GPIO引脚连接FPGA的内部FIFO。实施本实用新型专利技术具有以下有益效果：可以实现对模拟视频信号在远程传输后产生的图像抖动、黑屏进行校正，保证图像质量。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及视音频
，更具体地说，涉及一种消除基于光纤传输的VGA信号抖动的装置。
技术介绍
伴随视频领域技术的不断发展，数字信号的发展和应用已经达到和模拟信号并驾齐驱的程度。数字信号在传输过程中具有保密性强、较好的一致性、信号畸变小(包括无串扰和交调)、具有无衰减再生和扩展不确定信号至原基带信号的潜能等优点。因此，在远程传输场合，数字信号的应用已经远远超出了模拟信号。但是，依据中国目前的实际情况分析，模拟信号当前以及未来一段时间内，还将占有很大的应用市场。所以对模拟视频信号、尤其是高分辨率的模拟视频信号的远程传输技术，市场需求还是非常大。现有的模拟视频信号的远程传输方式为:通过A/D转换器和解码器将预传输的VGA信号解码为并行视频信号，并通过传输系统的发送端将并行视频信号以及配合的行、场信号和时钟CLK信号一起传输至电/光发射单元；电/光发射单元将接收到的并行视频信号以及配合的行、场信号和时钟CLK信号转换为光信号，并通过传输光纤传将光信号输到传输系统的接收端；光/电转换单元将传输系统的接收端接收到的光信号转换为并行视频信号，该并行视频信号为包括具有抖动的时钟信号CLKl的并行视频信号；以具有抖动的时钟信号CLKl为时钟输出并行视频信号；利用D/A转换单元和编码器将并行视频信号编码为模拟格式的RGB信号，并配合行、场信号输出模拟视频信号。现有技术存在如下缺陷:视频信号通过光纤远程传输以后，以具有抖动的时钟信号CLKl为时钟输出并行视频信号，会在终端产生了明显的抖动和黑屏，影响了图像质量。
技术实现思路
本技术针对以上问题的提出，而研制一种消除基于光纤传输的VGA信号抖动的装置。本技术提供一种消除基于光纤传输的VGA信号抖动的装置，其特征在于，包括:FPGA的内部FIFO、内部锁相环PLL1、内部计数器、外部VCXO压控晶振、外部锁相环、夕卜部低通滤波器，通过传输光纤传输后的具有抖动的时钟信号CLK1、并行视频信号和行场信号通过RGB线、CLK线和HV线存入FPGA的内部FIFO中，RGB线、CLK线和HV线连接FPGA的内部FIFO，外部低通滤波器连接外部VCXO压控晶振，外部VCXO压控晶振连接内部锁相环PLLl，内部锁相环PLLl连接内部计数器，内部计数器通过FPGA的GPIO引脚连接外部锁相环PLL2，外部锁相环PLL2通过FPGA的GPIO引脚连接FPGA的内部FIFO。本技术的装置还包括传输系统的发送端、A/D转换单元、解码器、电/光转换单兀、传输光纤、传输系统的接收端、光/电转换单兀、D/A转换单兀以及编码器,传输系统的发送端与A/D转换单元连接,A/D转换单元与电/光转换单元连接，电/光转换单元通过传输光纤与传输系统的接收端连接，传输系统的接收端通过光/电转换单元与FPGA连接，FPGA与D/A转换单元以及编码器连接。实施本技术具有以下有益效果:利用与CLKl时钟频率相同无抖动的CLK2为输出时钟将存储于FIFO中的视频信号输出，可以实现对模拟视频信号在远程传输后产生的图像抖动、黑屏进行校正，保证图像质量。附图说明图1是本技术的消除基于光纤传输的VGA信号抖动的装置的一实施例的结构示意图；图2是本技术的FPGA的结构示意图；图3是本技术的低通滤波器的电路图。具体实施方式本技术提供一种消除基于光纤传输的VGA信号抖动的装置，以下结合附图对本技术的技术方案进行详细说明。VGA信号基于光纤远距离传输时，首先将模拟视频信号通过A/D转换器和解码器转换为数字信号，然后在电/光发射模块中将数字视频信号转换为光信号。电/光发射模块以输入的模拟视频时钟为基准时钟对并行视频信号进行编码转换、时钟倍频之后转换为串差分信号通过光纤进行传输，这种处理将会使传输频率大幅度增加。当光/电转换模块接收到光信号时转换成数字信号，将其中的差分视频信号进行解码、解串，将高速的传输频率进行分频，再次得到视频时钟。由于对视频信号中的时钟信号信息进行了倍频、分频、电光及光电转换处理，并经过长距离光纤传输，所以对视频时钟造成明显影响，视频时钟的相位将产生偏移。由于光/电转换模块在处理的整个过程，始终以视频时钟为倍频和分频的参考，所以视频时钟偏移会使整个输出信号都存在数据偏移的情况，在后级进行数据的编码，D/A转换处理时，视频偏移在图像上就将显示出来，在传输终端上出现图像抖动、黑屏等不良结果。由于信号内就会产生抖动，这种抖动产生与器件精密度无关，即使严格调整器件精密度，也无法将此抖动完全消除。对于DVI信号或者其他数字信号而言，此抖动对视频信号的编码采样影响较小。但是对于模拟视频的采样来说，这样的抖动就会严重影响采样效果，导致显示终端图像上出现波纹、闪烁等情况。传输过程中信号产生的抖动，是并行视频信号和时钟信号同步产生的，所以虽然数据本身有抖动，但是仍然和时钟是同步的。为了解决这些问题，本技术提供一种消除基于光纤传输的VGA信号抖动的装置。图1是本技术的消除基于光纤传输的VGA信号抖动的装置的一实施例的结构示意图；图2是本技术的FPGA的结构示意图；图3是本技术的低通滤波器的电路图。如图1所示，消除基于光纤传输的VGA信号抖动的装置包括:传输系统的发送端、A/D转换单元和解码器(图中示为A/D Converter&decoder)、电/光转换单元(图中示为 High-Performance Electrical-Optical Transmitter module)、传输光纤(图中不为 Fiber Link)、传输系统的接收端(图中不为 High-Performance Optical-ElectricalReceiver module)、FPGA、光/电转换单兀和编码器(图中不为D/A Converter&encoder),传输系统的发送端与A/D转换单元连接，A/D转换单元与电/光转换单元连接，电/光转换单元通过传输光纤与传输系统的接收端连接，传输系统的接收端通过光/电转换单元与FPGA连接，FPGA与D/A转换单元以及编码器连接。如图2所示，FPGA包括内部FIFO、内部锁相环PLLl (图中示为Divider&InsidePLL)、内部计数器(图中未示出)、外部VCXO压控晶振(图中示为VCX027M)、外部锁相环(图中不为Outside PLL)、外部低通滤波器(图中不为PWM)，通过传输光纤传输后的具有抖动的时钟信号CLKl (图中示为Data_CLKl)并行视频信号DATA通过RGB线、CLK线和HV线存入FPGA的内部FIFO中，RGB线、CLK线和HV线连接FPGA的内部FIFO，外部低通滤波器连接外部VCXO压控晶振，外部VCXO压控晶振连接内部锁相环PLLl，内部锁相环PLLl连接内部计数器，内部计数器通过FPGA的GPIO引脚连接外部锁相环PLL2，外部锁相环PLL2通过FPGA的GPIO引脚连接FPGA的内部FIFO。FPGA的内部FIFO中的视频数据DATA以无抖动的时钟信号(图中示为Data_CLK2)为时钟输出。采用消除基于光纤传输的VGA信号抖动的装置实现消除基于光纤传输的VGA信号抖动的原理如下:通过本文档来自技高网...

【技术保护点】
一种消除基于光纤传输的VGA信号抖动的装置，其特征在于，包括：FPGA的内部FIFO、内部锁相环PLL1、内部计数器、外部VCXO压控晶振、外部锁相环、外部低通滤波器，通过传输光纤传输后的具有抖动的时钟信号CLK1、并行视频信号和行场信号通过RGB线、CLK线和HV线存入FPGA的内部FIFO中，RGB线、CLK线和HV线连接FPGA的内部FIFO，外部低通滤波器连接外部VCXO压控晶振，外部VCXO压控晶振连接内部锁相环PLL1，内部锁相环PLL1连接内部计数器，内部计数器通过FPGA的GPIO引脚连接外部锁相环PLL2，外部锁相环PLL2通过FPGA的GPIO引脚连接FPGA的内部FIFO。

【技术特征摘要】
1.一种消除基于光纤传输的VGA信号抖动的装置，其特征在于，包括:FPGA的内部FIFO、内部锁相环PLL1、内部计数器、外部VCXO压控晶振、外部锁相环、外部低通滤波器，通过传输光纤传输后的具有抖动的时钟信号CLKl、并行视频信号和行场信号通过RGB线、CLK线和HV线存入FPGA的内部FIFO中，RGB线、CLK线和HV线连接FPGA的内部FIFO，外部低通滤波器连接外部VCXO压控晶振，外部VCXO压控晶振连接内部锁相环PLL1，内部锁相环PLLl连接内部计数器，内部计数器通过FPGA的GPIO引脚连接外...

【专利技术属性】
技术研发人员：周潮义，周春雷，张坛，
申请(专利权)人：大连科迪视频技术有限公司，
类型：实用新型
国别省市：