双路缓冲快速连续扫频电路制造技术

本实用新型专利技术涉及扫频电路技术，特别是一种双路缓冲快速连续扫频电路，包括DDS、一级混频器、一级滤波器、二级混频器、二级滤波器和锁相环一、锁相环二和锁相环三；DDS的输出端连接至一级混频器，一级混频器的输出端连接至一级滤波器的输入端，一级滤波器的输出端连接至二级混频器的输入端，二级混频器的输出端连接至二级滤波器的输入端；其中，一级混频器的输入端还连接锁相环一，二级混频器的输入端还连接锁相环二和锁相环三；本实用新型专利技术不受DAC的速率限制，可以通过高频率的锁相环实现大频率范围的扫描，完全可以实现500~2500MHz的连续扫描信号。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
双路缓冲快速扫频电路，其特征在于：包括DDS（1）、一级混频器（2）、一级混频器（3）、二级混频器（4）、二级滤波器（5）和三个锁相环，三个锁相环分别是锁相环一（6）、锁相环二（7）和锁相环三（8）；DDS（1）的输出端连接至一级混频器（2），一级混频器（2）的输出端连接至一级混频器（3）的输入端，一级混频器（3）的输出端连接至二级混频器（4）的输入端，二级混频器（4）的输出端连接至二级滤波器（5）的输入端；其中，一级混频器（2）的输入端还连接锁相环一（6），二级混频器（4）的输入端还连接锁相环二（7）和锁相环三（8）。

【技术特征摘要】

【专利技术属性】
技术研发人员：王翔，夏思宇，
申请(专利权)人：四川赛狄信息技术有限公司，
类型：实用新型
国别省市：