硅通孔测试结构及对应的测试方法技术

一种硅通孔测试结构，包括：半导体衬底，位于半导体衬底内的硅通孔，位于所述硅通孔侧壁和底部表面的绝缘层，位于所述绝缘层表面的填充满硅通孔的导电材料；位于所述半导体衬底内且围绕所述硅通孔设置的重掺杂区；位于所述半导体衬底表面的介质层，位于所述介质层表面的金属互连层，所述硅通孔中的导电材料与第一金属互连层电学连接，所述重掺杂区与第二金属互连层电学连接，且所述硅通孔中的导电材料与重掺杂区电学隔离。当偏置电压施加在硅通孔的导电材料和重掺杂区两端，既可以通过测量两者之间是否有漏电流来判断绝缘层是否完整，又可以通过测量两者之间的电容值来判断硅通孔的深度是否达到标准值，一举两得，且测试过程简单方便。

【技术实现步骤摘要】

本专利技术涉及半导体测试技术，特别涉及一种。
技术介绍
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于娃通孔(Through Silicon Via,TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点:(I)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；[3]利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。但是由于硅通孔的深度一般会达到几百纳米至几千纳米，所述硅通孔侧壁和表面还形成有绝缘层，在所述绝缘层表面的硅通孔内填充满导电材料。当利用干法刻蚀工艺刻蚀大深宽比的硅通孔时，很难精确的判断刻蚀的硅通孔的深度，且在形成绝缘层时，由于硅通孔的深度大，所述形成的绝缘层有可能完整性不佳，位于硅通孔侧壁的绝缘层薄膜厚薄不均，甚至有些区域未形成有绝缘层，使得所述绝缘层的绝缘性能变差，导致最终形成的硅通孔的可靠性和成品率降低。因此，半导体制造过程中，形成硅通孔后，通常需要对所述硅通孔进行电性测试，以检测出硅通孔的深度是否合格，绝缘层是否有厚薄不均，从而使得有缺陷的芯片在进入后续的制程前被挑选出并淘汰掉，并对工艺进行调整，有利于提高了最后芯片的成品率。公开号为US 2010/0313652 Al的美国专利文献公开了一种测量硅通孔深度的方法，但所述方法需要在硅通孔表面形成一个微流体压力感应装置进行检测，测试结构比较复杂，检测比较繁琐，测试成本较高。
技术实现思路
本专利技术解决的问题是提供一种，可以有效地测试硅通孔的深度和绝缘层的完整性。为解决上述问题，本专利技术实施例提供了一种硅通孔测试结构，包括:半导体衬底，位于半导体衬底内的硅通孔，位于所述硅通孔侧壁和底部表面的绝缘层，位于所述绝缘层表面的填充满硅通孔的导电材料；位于所述半导体衬底内且围绕所述硅通孔设置的重掺杂区；位于所述半导体衬底表面的介质层，位于所述介质层表面的第一金属互连层和第二金属互连层，所述硅通孔中的导电材料与第一金属互连层电学连接，所述重掺杂区与第二金属互连层电学连接，且所述硅通孔中的导电材料与重掺杂区电学隔离。可选的，所述重掺杂区围绕硅通孔形成环状。可选的，当所述硅通孔的导电材料与重掺杂区之间施加偏置电压时，所述靠近硅通孔侧壁和底面的半导体衬底形成耗尽区。可选的，所述重掺杂区到硅通孔侧壁的距离大于或等于所述耗尽区的宽度。可选的，所述重掺杂区到硅通孔的侧壁的距离为I微米。可选的，所述半导体衬底内掺杂有杂质离子。可选的，所述重掺杂区的掺杂离子的浓度大于所述半导体衬底的掺杂离子的浓度。可选的，所述重掺杂区的掺杂离子的类型与所述半导体衬底的掺杂离子的类型相同。可选的，在所述导电材料和绝缘层之间，还形成有扩散阻挡层。可选的，所述硅通孔位于半导体衬底内，所述金属互连层通过第一导电插塞与硅通孔的导电材料电学连接。可选的，所述硅通孔同时贯穿介质层和部分厚度的半导体衬底，使得所述第一金属互连层与硅通孔的导电材料相连接。本专利技术实施例还提供了一种利用所述硅通孔测试结构测试硅通孔表面的绝缘层完整性的测试方法，包括:提供硅通孔测试结构，在所述硅通孔内的导电材料和重掺杂区之间施加偏置电压； 检测所述导电材料和重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，判断硅通孔表面的绝缘层是否完整。可选的，当检测的漏电流大于参考漏电流，表明所述绝缘层厚薄不均，所述绝缘层的绝缘性能没达到要求，所述硅通孔侧壁和底部表面的绝缘层完整性不佳。可选的，所述参考漏电流为IpA。本专利技术实施例还提供了一种利用所述硅通孔测试结构测试硅通孔的深度是否合格的测试方法，其特征在于，包括:提供硅通孔测试结构，在所述硅通孔内的导电材料和重掺杂区之间施加偏置电压；检测所述导电材料和重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格。可选的，由于所述导电材料和重掺杂区之间的电容和硅通孔深度呈线性关系且正相关，通过检测出所述导电材料和重掺杂区之间的电容，就能对应地获得所述硅通孔深度。与现有技术相比，本专利技术实施例具有以下优点:本专利技术实施例的硅通孔测试结构将形成环状的重掺杂区设置在硅通孔的周围，利用所述硅通孔测试结构，当偏置电压施加在硅通孔的导电材料和重掺杂区两端，既可以通过测量两者之间是否有漏电流来判断绝缘层是否完整，又可以通过测量两者之间的电容值来判断硅通孔的深度是否达到标准值，一举两得，且所述重掺杂区可以在形成晶体管或其它器件时同时形成，不需要增加工艺步骤，也不需要再形成其他检测结构，结构简单。利用本专利技术实施例的硅通孔测试结构测试硅通孔表面的绝缘层完整性，只需要检测所述导电材料和重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，即可判断硅通孔表面的绝缘层是否完整，测试简单方便。利用本专利技术实施例的硅通孔测试结构测试硅通孔的深度是否合格，只需要检测所述导电材料和重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格，测试简单方便。附图说明图1至图3是本专利技术实施例的硅通孔测试结构的结构示意图4是本专利技术实施例的利用所述硅通孔测试结构测试硅通孔表面的绝缘层完整性的测试方法的流程示意图5是本专利技术实施例的利用所述硅通孔测试结构测试硅通孔的深度是否合格的测试方法的流程示意图6是本专利技术实施例的硅通孔测试结构在检测过程中的结构示意图7是本专利技术实施例中的导电材料和重掺杂区之间的电容与硅通孔深度两者之间关系的测试结果图。具体实施方式由于硅通孔的深度范围通常为几百纳米至几千纳米，而硅通孔的直径又很小，对硅通孔进行刻蚀时，利用常规的刻蚀终点检测系统很难对刻蚀硅通孔的深度进行精确的控制，而如果仅仅通过刻蚀时间进行控制，很可能因为晶圆的不同和刻蚀气体、功率的细微差异导致最终形成的硅通孔的深度与标准值差别很大。在后续工艺中半导体衬底经过化学机械研磨暴露出硅通孔底部时，所述深度与标准值差别很大的硅通孔有可能不能暴露出，使得不同芯片间的电学连接失效。因此，在现有工艺中，当所述硅通孔刻蚀完成后，需要对硅通孔的深度进行检测，不合格的芯片需要报废。虽然公开号为US2010/0313652 Al的美国专利文献公开了一种测量硅通孔深度的方法，但该方法的测试结构比较复杂，检测比较繁琐，测试成本较高，不利于大规模工业应用。而且为了防止硅通孔中填充的导电材料和半导体衬底发生电学连接，在所述硅通孔侧壁和表面形成有绝缘层。但是由于所述硅通孔深宽比较大，所述通过沉积工艺形成的绝缘层可能厚薄不均，甚至有些区域未形成有绝缘层，使得所述绝缘层的绝缘性能变差，所述硅通孔和半导体衬底之间有漏电流，严重影响最终芯片的电学性能。为此，专利技术人经过研究，提出了一种硅通孔测试结构，具体包括:半导体衬底，位于半本文档来自技高网...

【技术保护点】
一种硅通孔测试结构，其特征在于，包括：半导体衬底，位于半导体衬底内的硅通孔，位于所述硅通孔侧壁和底部表面的绝缘层，位于所述绝缘层表面的填充满硅通孔的导电材料；位于所述半导体衬底内且围绕所述硅通孔设置的重掺杂区；位于所述半导体衬底表面的介质层，位于所述介质层表面的第一金属互连层和第二金属互连层，所述硅通孔中的导电材料与第一金属互连层电学连接，所述重掺杂区与第二金属互连层电学连接，且所述硅通孔中的导电材料与重掺杂区电学隔离。

【技术特征摘要】
1.一种硅通孔测试结构，其特征在于，包括: 半导体衬底，位于半导体衬底内的硅通孔，位于所述硅通孔侧壁和底部表面的绝缘层，位于所述绝缘层表面的填充满硅通孔的导电材料； 位于所述半导体衬底内且围绕所述硅通孔设置的重掺杂区；位于所述半导体衬底表面的介质层，位于所述介质层表面的第一金属互连层和第二金属互连层，所述硅通孔中的导电材料与第一金属互连层电学连接，所述重掺杂区与第二金属互连层电学连接，且所述硅通孔中的导电材料与重掺杂区电学隔离。2.如权利要求1所述的硅通孔测试结构，其特征在于，所述重掺杂区围绕硅通孔形成环状。3.如权利要求1所述的硅通孔测试结构，其特征在于，当所述硅通孔的导电材料与重掺杂区之间施加偏置电压时，所述靠近硅通孔侧壁和底面的半导体衬底形成耗尽区。4.如权利要求3所述的硅通孔测试结构，其特征在于，所述重掺杂区到硅通孔侧壁的距离大于或等于所述耗尽区的宽度。5.如权利要求1所述的硅通孔测试结构，其特征在于，所述重掺杂区到硅通孔的侧壁的距离为I微米。6.如权利要求1所述的硅通孔测试结构，其特征在于，所述半导体衬底内掺杂有杂质离子。7.如权利要求6所述的硅通孔测试结构，其特征在于，所述重掺杂区的掺杂离子的浓度大于所述半导体衬底的掺杂离子的浓度。8.如权利要求6所述的硅通孔测试结构，其特征在于，所述重掺杂区的掺杂离子的类型与所述半导体衬底的掺杂离子的类型相同。9.如权利要求1所述的硅通孔测试结构，其特征在于，在所述导电材料和绝缘层之间，还形成有扩散阻挡层。10.如权利要求1所述的硅通孔测试结构，其特征在...

【专利技术属性】
技术研发人员：甘正浩，三重野文健，冯军宏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：