多通道梳状滤波器及其实现方法技术

本发明专利技术公开了多通道梳状滤波器及其实现方法。本发明专利技术通过分解梳状滤波器传递函数，优化梳状滤波器架构，将梳状滤波器分解为呈多相并列结构的梳状滤波器，并利用移位寄存器和RAM存储器，在不增加面积和复杂度的基础上实现高速多通道梳状滤波，降低硬件资源消耗，节约成本，可以在进行加减运算前降低工作频率，从而提高梳状滤波器的整体工作频率，适用于下一代移动通信系统。

【技术实现步骤摘要】

本专利技术涉及数字信号处理
，尤其涉及。
技术介绍
科技日新月异，由于数字系统的迅猛发展，如今大部分的现代化设备都是使用数字系统进行信号处理。模拟信号需要经过模数转换器(ADCs)转换成数字信号才能在数字系统进行处理和存储。随着移动通信技术的发展，通信用户急剧增加，现代通讯协议中都采用了高速多载波处理技术，这就要求相应的通信产品也具有高速多载波处理能力。数字滤波器广泛用于各种通讯系统，如高清电视，智能手机，电缆调制等。在采用高动态范围和高信噪比的过采样Σ AADC应用中，滤波器扮演了重要角色，如高端音视频传输、WiMAX (全球微波互联接入)接收等。快速增长的高速率和高带宽需求，使传统的滤波器无法工作在高速的时钟频率系统中。例如2G系统中的Σ AADC采样频率需要达到200KHz，3G系统中的Σ Λ ADC采样频率需要达到4MHz，而LTE (Long Term Evolution)系统中的Σ Λ ADC采样频率需要达到40MHz以上，下一代的移动通信技术将对数字信号处理的性能提出更高的要求。梳状滤波器是数字信号处理中经常使用的一种滤波器，不需要乘法单元，存储空间也低于其他FIR (Finite Impulse Response)滤波器,并且容易扩展,这些优点都提高梳状滤波器的实用性和研究价值。通带衰减是梳状滤波器的主要问题之一，通过增加梳状滤波器的阶数，可以锐化梳状滤波器的通带特性。对于传统梳状滤波器，每增加I阶，将增加2个加法器，并且为了保持精度，相应数据位宽也会增加，加法器的速度将下降，面积也将增大。梳状滤波器在窄频带的低频滤波器实现上有着较高的效率，其主要功能是消除频谱上信号频段以外的噪声，以防止采样后噪声被混入信号频段，常在降频采样(抽取)和升频采样(内插)时通常用做首级滤波器。如图1所示，在降频采样(抽取)中应用，梳状滤波器102紧跟在Σ AADCIOI后，作为第一级滤波器，后级使用的半带滤波器103、104用于平滑梳状滤波器通带特性。
技术实现思路
本专利技术的目的在于提供一种，能够工作在数百兆赫兹(MHz)到吉赫兹(GHz)的Σ AADC过采样系统中，可以在进行加减运算前降低工作频率，在不增加面积和复杂度的基础上实现高速梳状滤波器，同时可以支持多个通道的数据进行梳状滤波。实现上述目的的技术方案是:本专利技术之一的一种多通道梳状滤波器的实现方法，包括下列步骤:步骤一，选择阶数为N，抽取因子为M的第一梳状滤波器(201);Ν和M均为正整数；步骤二，将所述第一梳状滤波器(201)分解为呈多相并列结构的第二梳状滤波器(301),该第二梳状滤波器(301)包括Ml个第一子通路、Ml-1个第一延时寄存器(307)和第二加法器(308)，其中:每个第一子通路包括一个阶数为N，抽取因子为M2的第一分量梳状滤波器(309)，以及连接在第一分量梳状滤波器(309 )输入端的第二抽取器(306 )，该第二抽取器(306 )的抽取率为Ml ；通过在每两个第一子通路的输入端之间连接一个所述第一延时寄存器(307)，将各第一子通道的输入端汇总成一个总输入端；各第一子通路的输出端连接所述第二加法器(308)；Ml和M2均为正整数；步骤三，针对每个第一分量梳状滤波器(309)，在其的每个第二单级积分器中第三D触发器(304)到第三加法器(302)的路径上加入一个移位寄存器或者RAM存储器；在其的每个第二单级梳状器中第四D触发器(304’)到第二减法器(303)的路径上加入一个移位寄存器或者RAM存储器。上述的多通道梳状滤波器的实现方法，其中，所述实现方法还包括:步骤四，在各第一子通道的总输入端连接一个多路选择器。上述的多通道梳状滤波器的实现方法，其中，所述M = P*M1*M2，P表示相关系数。本专利技术之二的一种多通道梳状滤波器，包括第一多路选择器(411)、Ml个第二子通路、Ml-1个第二延时寄存器(407)和第四加法器(408)，其中:每个第二子通路包括一个阶数为N，抽取因子为M2的第二分量梳状滤波器(410)，以及连接该第二分量梳状滤波器(410)输入端的第四抽取器(406)，该第四抽取器(406)的抽取率为Ml ；通过在每两个第二子通路的输入端之间连接一个所述第二延时寄存器(407)，将各第二子通道的输入端汇总成一个总输入端，该总输入端连接所述第一多路选择器(411)的输出端；各第二子通路的输出端连接所述第四加法器(408)；第二分量梳状滤波器(410)包括依次连接的N级级联的第三积分器、第五抽取器(405)和N级级联的第三梳状器，其中:第五抽取器(305)的抽取率为M2 ；所述第三积分器的输入端连接所述第四抽取器(406)的输出端；所述第三梳状器的输出端连接第四加法器(408)；每个第三单级积分器包括第五加法器(402)和第五D触发器(404)，以及第五D触发器(404)到第五加法器(402)路径上的第一移位寄存器或者第一 RAM存储器(409)；每个第三单级梳状器包括第三减法器(403)和第六D触发器(404’)，以及第六D触发器(404’ )到第三减法器(403)路径上的第二移位寄存器或者第二 RAM存储器(409’ )；N、Ml和M2均为正整数。上述的多通道梳状滤波器，其中，所述N级级联的第三积分器指:依次相接的N个第三单级积分器；所述N级级联的第三梳状器指:依次相接的N个第三单级梳状器。 上述的多通道梳状滤波器，其中，每个第三单级积分器中:第五加法器(402)的输入端作为第三单级积分器的输入端；第五加法器(402)的输出端连接第五D触发器(404);第五D触发器(404)的输出端作为第三单级积分器的输出端，并通过第一移位寄存器或者第一 RAM存储器(409)连接第五加法器(402)；每个第三单级梳状器中:第六D触发器(404’ )和第三减法器(403)各自的输入端相连作为第三单级梳状器的输入端；第六D触发器(404’)的输出端通过第二移位寄存器或者第二 RAM存储器(409 ’)连接第三减法器(403 )，第三减法器(403 )的输出端作为第三单级梳状器的输出端。上述的多通道梳状滤波器，其中，所述第一、第二移位寄存器或者第一、第二 RAM存储器(409、409，)各自的总长度为Ml。本专利技术的有益效果是:本专利技术通过分解梳状滤波器传递函数，优化梳状滤波器架构，在不增加面积和复杂度的基础上实现高速梳状滤波器，能够工作在数百兆赫兹(MHz)到吉赫兹(GHz)的Σ Λ ADC过采样系统中，可以在进行加减运算前降低工作频率，从而提高梳状滤波器的整体工作频率，适用于下一代移动通信系统。同时，本专利技术可以支持多个通道的数据进行梳状滤波，多个分量都为相同的梳状滤波器，结构规则，利于硬件实现时的资源共享，降低硬件资源消耗，节约成本。附图说明图1是梳状滤波器在一种典型应用中的位置框图；图2是传统梳状滤波 器，即第一梳状滤波器的结构框图；图3是本专利技术分解后 的梳状滤波器，即第二梳状滤波器的结构框图；图4是本专利技术优化后的一多通道梳状滤波器，即第三梳状滤波器的结构框图。具体实施例方式下面将结合附图对本专利技术作进一步说明。梳状滤波器的优点有:无需乘法器；滤波系数无需存储器；结构规则无需外部时序控制等。缺点是通带性能衰减，需要后级本文档来自技高网...

【技术保护点】
一种多通道梳状滤波器的实现方法，其特征在于，包括下列步骤：步骤一，选择阶数为N，抽取因子为M的第一梳状滤波器（201）；N和M均为正整数；步骤二，将所述第一梳状滤波器（201）分解为呈多相并列结构的第二梳状滤波器（301），该第二梳状滤波器（301）包括M1个第一子通路、M1‑1个第一延时寄存器（307）和第二加法器（308），其中：每个第一子通路包括一个阶数为N，抽取因子为M2的第一分量梳状滤波器（309），以及连接在第一分量梳状滤波器（309）输入端的第二抽取器（306），该第二抽取器（306）的抽取率为M1；通过在每两个第一子通路的输入端之间连接一个所述第一延时寄存器（307），将各第一子通道的输入端汇总成一个总输入端;各第一子通路的输出端连接所述第二加法器（308）；M1和M2均为正整数；步骤三，针对每个第一分量梳状滤波器（309），在其的每个第二单级积分器中第三D触发器（304）到第三加法器（302）的路径上加入一个移位寄存器或者RAM存储器；在其的每个第二单级梳状器中第四D触发器（304’）到第二减法器（303）的路径上加入一个移位寄存器或者RAM存储器。

【技术特征摘要】
1.一种多通道梳状滤波器的实现方法，其特征在于，包括下列步骤: 步骤一，选择阶数为N，抽取因子为M的第一梳状滤波器(201) #和M均为正整数；步骤二，将所述第一梳状滤波器(201)分解为呈多相并列结构的第二梳状滤波器(301)，该第二梳状滤波器(301)包括Ml个第一子通路、Ml-1个第一延时寄存器(307)和第二加法器(308)，其中: 每个第一子通路包括一个阶数为N，抽取因子为M2的第一分量梳状滤波器(309)，以及连接在第一分量梳状滤波器(309 )输入端的第二抽取器(306 )，该第二抽取器(306 )的抽取率为Ml ； 通过在每两个第一子通路的输入端之间连接一个所述第一延时寄存器(307)，将各第一子通道的输入端汇总成一个总输入端； 各第一子通路的输出端连接所述第二加法器(308)； Ml和M2均为正整数； 步骤三，针对每个第一分量梳状滤波器(309)，在其的每个第二单级积分器中第三D触发器(304)到第三加法器(302)的路径上加入一个移位寄存器或者RAM存储器；在其的每个第二单级梳状器中第四D触发器(304’)到第二减法器(303)的路径上加入一个移位寄存器或者RAM存储器。2.根据权利要求1所述的多通道梳状滤波器的实现方法，其特征在于，所述实现方法还包括: 步骤四，在各第一子通道的总输入端连接一个多路选择器。3.根据权利要求1或2 所述的多通道梳状滤波器的实现方法，其特征在于，所述M=P*M1*M2, P表示相关系数。4.一种多通道梳状滤波器，其特征在于，包括第一多路选择器(411)、Ml个第二子通路、Ml-1个第二延时寄存器(407)和第四加法器(408)，其中: 每个第二子通路包括一个阶数为N，抽取因子为M2的第二分量梳状滤波器(410)，以及连接该第二分量梳状滤波器(410)输入端的第四抽取器(406)，该第四抽取器(406)的抽取率为Ml ； 通过在每两个第二子通路的输入端之间连接一个所述第二延时寄存器(407)，将各第二子通道的输入端汇总成一个总...

【专利技术属性】
技术研发人员：潘科，韩明，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：上海;31