比较器以及具备该比较器的AD转换器制造技术

一种比较器，具备：与时钟信号（CLK）同步地导通/截止的晶体管（M0）、与晶体管（M0）的导通/截止同步地进行比较动作的差动对（M1、M2）、输出差动对（M1、M2）的比较结果的正反馈部（F1），正反馈部具备：在PMOS晶体管（M3）与NMOS晶体管（M4）之间插入的电阻（R1）、以及在PMOS晶体管（M5）与NMOS晶体管（M6）之间插入的电阻（R2），正反馈部在电阻（R1）的低电位侧连接PMOS晶体管（M5）的栅极，在电阻（R1）的高电位侧连接NMOS晶体管（M6）的栅极，在电阻（R2）的低电位侧连接PMOS晶体管（M3）的栅极，在电阻（R2）的高电位侧连接NMOS晶体管（M4）的栅极。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及比较器以及具备该比较器的AD转换器，其中，该比较器具有:与时钟信号同步地导通/截止的开关、与所述开关的导通/截止同步地进行比较动作的差动对、以及输出所述差动对的比较结果的正反馈部。
技术介绍
图1是现有的动态比较器(dynamic comparator)的结构图。动态比较器I具有施加正反馈的两个CMOS反相器(inverter)IVl、IV2、进行输入电压IN+与IN-的大小判别的差动对D1、按时钟信号CLK来切换动态比较器I的导通/截止的开关MO。第一 CMOS反相器IVl由PMOS晶体管M3和NMOS晶体管M4构成，第二 CMOS反相器IV2由PMOS晶体管M5和NMOS晶体管M6构成。差动对Dl由NMOS晶体管Ml和NMOS晶体管M2构成。在动态比较器I通过开关MO而接通时，通过产生与供给到差动对Dl的输入电压IN+和IN-的差分对应的电流差，在作为负载而连接的第一 CMOS反相器IVl和第二 CMOS反相器IV2之间产生能力差，由此能判别输入电压IN+和IN-的大小。另外，作为与动态比较器有关的现有技术，已知有例如专利文献I。现有技术文献专利文献专利文献1:日本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.09.15 JP 2010-2072261.一种比较器，具备:与时钟信号同步地导通/截止的开关、与所述开关的导通/截止同步地进行比较动作的差动对、以及输出所述差动对的比较结果的正反馈部，其特征在于， 所述正反馈部具备:在第一 PMOS晶体管与第一 NMOS晶体管之间插入的第一电阻、以及在第二 PMOS晶体管与第二 NMOS晶体管之间插入的第二电阻， 所述正反馈部在所述第一电阻的低电位侧连接所述第二 PMOS晶体管的栅极，在所述第一电阻的高电位侧连接所述第二 NMOS晶体管的栅极，在所述第二电阻的低电位侧连接所述第一 PMOS晶体管的栅极，在所述第二电阻的高电位侧连接所述第一 NMOS晶体管的栅极。2.根据权利要求1所述的比较器，其中， 所述第一电阻和所述第二电阻的电阻值随所述正反馈部的电源电压降低而升高。3.根据权利要求2所述的比较器，其中， 所述第一电阻和所...

【专利技术属性】
技术研发人员：井上文裕，
申请(专利权)人：三美电机株式会社，
类型：
国别省市：