具有滞后的比较器制造技术

本发明专利技术揭示用于提供并入有振幅滞后的比较器的技术。在一示范性实施例中，将电流偏移级耦合到具有折叠式共源共栅架构的比较器。所述电流偏移级使从输入级产生的电流偏移以使比较器输出的切换延迟，从而实施振幅滞后。在一示范性实施例中，可通过提供双NMOS和PMOS输入级来适应轨对轨输入电压。在另一示范性实施例中，可通过可调整的阈值电压来控制所述振幅滞后。在又一示范性实施例中，可提供恒定跨导gm偏置电路，以跨越输入共模电压和/或其它变化来维持所述阈值电压的稳定性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路(IC)设计，且更特定来说，涉及具有内建式滞后的IC比较器的设计。
技术介绍
在电路设计中，使用比较器来比较两个输入电压的电平，且视哪一输入电压较大而产生逻辑高或逻辑低输出信号。比较器可广泛应用于电子装置中，(例如)以监视电路中的特定电压电平何时超过预定参考电平。一些比较器可并入有振幅滞后，以改进存在噪声情况下的性能。振幅滞后使比较器输出的切换延迟，直到输入电压之间的差超过特定最小阈值电压为止。可使所述最小阈值电压为可调整的，以控制振幅滞后量。将需要提供用于设计并入有振幅滞后的比较器的简单且稳健的技术，且提供具有可调整的阈值电压的此比较器。将进一步需要使此比较器能够适应整个供应电压范围上的输入共模电压。
技术实现思路
附图说明图1和图IA说明根据本专利技术的并入有振幅滞后的比较器的功能性。图2说明根据本专利技术的展现振幅滞后的比较器的一示范性实施例。图2A、图3和图3A说明根据本专利技术的并入有振幅滞后的比较器的替代示范性实施例。图4和图5说明根据本专利技术的具有轨对轨输入级的比较器的示范性实施例。图6A和图6B说明根据本专利技术的用于产生偏置电压VB1、VB2、VB3、Vgml、Vgm2、Vgm3 和Vgm4的偏置电路的示范性实施例。图6C说明用于产生Irefl以在(例如)温度变化上维持比较器的输入级的相对恒定的&的块的一示范性实施例。图7说明用以在(例如)输入共模电压变化上维持相对恒定的gm* Ib的比较器的替代示范性实施例。图7A说明使用恒定gm块的示范性实施例的比较器。图8说明根据本专利技术的方法的示范性实施例。具体实施例方式下文结合附加图所阐述的详细描述意欲作为对本专利技术的示范性实施例的描述，且无意表示可实践本专利技术的仅有示范性实施例。在整个此描述中所使用的术语“示范性”是指“充当一实例、例子或说明”，且未必应解释为比其它示范性实施例优选或有利。所述详细描述出于提供对本专利技术的示范性实施例的彻底理解的目的而包括特定细节。所属领域的技术人员将明白，可在无这些特定细节的情况下实践本专利技术的示范性实施例。在一些例子中， 以方框图形式展示众所周知的结构和装置，以便避免使本文中所呈现的示范性实施例的新颖性模糊不清。图1和图IA说明根据本专利技术的并入有振幅滞后的比较器100的功能性。在图1 中，将正输入电压Vp和负输入电压Vn提供到比较器100以产生输出电压V。ut。在图IA中， 可看到计算为差值Vp-Vn的输入电压Vin控制输出电压V。ut，如图IA中所展示。在图IA中，当Vin最初小于电压-Vth时，可看到V-处于逻辑低电压V,随着Vin 增加到大于低到高阈值电压Vth，V。ut切换到逻辑高电压VHI。从处于Vhi的V。ut开始，如果Vin 随后减小到小于高到低阈值电压_VTH，则V。ut将从Vhi切换到V,上文所描述的切换行为还被称作振幅滞后，且为所属领域的技术人员所众所周知的。振幅滞后有利地减少在存在耦合到输入电压Vin的噪声的情况下比较器输出v。ut的错误触发。将需要在集成电路中设计并入有振幅滞后的比较器，且进一步提供用以调整阈值电压Vth以控制所引入的滞后量的简单技术。图2说明根据本专利技术的并入有振幅滞后的比较器的一示范性实施例200。在图2中，比较器200包括输入级210、折叠式共源共栅级220、负载230，和电流偏移级M0。输入级210包括分别耦合到输入电压Vp和Vn的匪OS差分对212和214。匪OS差分对212、214由产生电流、的电流源来提供电源。NMOS差分对212、214的输出(漏极) 分别耦合到共源共栅级220中的节点2和节点1。节点1和节点2在本文中还被称作共源共栅节点。注意，所标记的节点大体上在附图中展示为带圆圈的数字。共源共栅级220包括PMOS晶体管222、224、226、228。节点1和节点2处的电压分别经由PMOS晶体管2 和2 而耦合到节点3和节点4。晶体管2 和2 在本文中还被称作共源共栅晶体管。晶体管222和2M可使用偏置电压VBl来偏置，而晶体管2 和 228可使用偏置电压VB2来偏置。在本文中还被称作负载节点的节点3和节点4分别耦合到负载230的NMOS晶体管232和234的漏极。注意，根据所属领域的技术人员众所周知的原理，负载230的晶体管 234为二极管连接式晶体管。将比较器200的输出电压视为节点3处的电压，在图2中还标记为V。ut。在所展示的示范性实施例中，电流偏移级240耦合到比较器200的节点1、节点2、 节点3和节点4。电流偏移级240包括NMOS晶体管242和M4。晶体管242和244的栅极分别耦合到节点4和节点3，而晶体管242和M4的漏极分别耦合到节点1和节点2。电流偏移级240经配置以选择性地使由输入级210产生的电流远离共源共栅级220而分流，以使输出电压V。ut的全摆幅切换延迟，借此引入滞后(根据下文所描述的原理)。出于本文中稍后将清楚的原因，最初假定在图2中，(Vp-Vn) << -Vth，其中将Vth界定为1。接着，将给输入级210提供电源的电流Itl完全引导通过晶体管214，而晶体管212S m不支持电流，即，I1 = Itl，而12 = 0。另外，在此初始状态中，假定节点3处的V。ut处于νω， 而假定节点4处的电压高于节点3处的电压，从而造成将充当偏移级MO中的电流吸收器的电流Ib完全引导通过晶体管对2。在此状态中，电流偏移级240经配置以将净电流Ib拉离节点1。假定Ib小于Ιο。因此，可看到I3等于I5-I1-Ib,而可看到I4等于I6，其中I5和I6分别为由电流源晶体管222和2Μ产生的电流，且假定I5等于16。随着(Vp-Vn)或Vin逐渐增加(即，使得其较不负)，电流Itl将逐渐在输入级 210的晶体管212与214之间更均勻地分摊，直到在Vp = Vn、I1 二 /2 = |时为止，那时/3=/5-|-W4=Z6-警。随着(Vp-Vn)进一步增加，I3将进一步增加而I4将进一步减小。当I3最终超过I4 时，节点3和节点4处的电压将分别从其初始值(分别为Vuj和Vhi)切换到Vhi和V,发生切换的条件可表达如下I3 > I4 ；(表达式 la) I5-(L+Ib) > I6-I2 ；(表达式 lb)I2 > l!+Ib ；(表达式 lc)I2-I1 > Ib ；以及(表达式 Id)gm · (Vp-Vn) > Ib ；(表达式 Ie)其中最后的关系式起因于以下事实差分对212、214的差分电流(I2-I1)等于输入级210的差分跨导gm乘输入电压差(Vp-Vn)。通过以上论述，所属领域的技术人员将了解，当Vin超过量1时，在节点3处的比111σ-ο m较器200的V。ut将从Vm切换到VHI。如早先所描述，此量还被称作Vth，且对应于参看图IA 针对并入有振幅滞后的比较器所描述的低到高阈值电压VTH。依照以上描述，且采用类似论点，所属领域的技术人员将进一步了解，当到比较器 200的输入电压最初处于(Vp-Vn) >> Vth时，输出电压V。ut将类似地随着(Vp-Vn)减小而保持在Vhi，直到(Vp-Vn) < -Vth为止，在此之后，Vout将随后本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.05.18 US 12/467,9351.一种实施滞后的比较器，所述比较器包含输入级，其包含耦合到输入电流源的差分对，所述输入级包含正输入端子、负输入端子和输入级输出节点；折叠式共源共栅级，其包含耦合到所述输入级输出节点的第一和第二共源共栅节点， 所述第一和第二共源共栅节点分别经由共源共栅晶体管而进一步耦合到第一和第二负载节占. 负载，其耦合到所述第一和第二负载节点，所述比较器的输出耦合到所述负载节点中的一者；以及电流偏移级，其经配置以响应于第二负载节点电压大于第一负载节点电压而相对于从所述第二共源共栅节点所汲取的电流增加从所述第一共源共栅节点所汲取的电流，且反之亦然。2.根据权利要求1所述的比较器，所述差分对包含NMOS晶体管，所述共源共栅晶体管包含PMOS晶体管，所述负载包含NMOS晶体管，所述负载的所述NMOS晶体管中的一者的漏极耦合到其栅极。3.根据权利要求1所述的比较器，所述差分对包含PMOS晶体管，所述共源共栅晶体管包含NMOS晶体管，所述负载包含PMOS晶体管，所述负载的所述PMOS晶体管中的一者的漏极耦合到其栅极。4.根据权利要求1所述的比较器，所述电流偏移级包含由电流Ib提供电源的第一和第二晶体管，所述第一晶体管的栅极耦合到所述第一负载节点，所述第二晶体管的栅极耦合到所述第二负载节点，所述第一晶体管的漏极耦合到所述第二共源共栅节点，所述第二晶体管的漏极耦合到所述第一共源共栅节点。5.根据权利要求4所述的比较器，所述电流偏移级的所述电流Ib为可调整的。6.根据权利要求1所述的比较器，所述输入电流源为可调整的。7.根据权利要求4所述的比较器，所述电流Ib和输入电流源经偏置以在电路温度改变期间自始至终维持所述输入级的恒定^。8.根据权利要求4所述的比较器，所述电流Ib和输入电流源由恒定gm产生器进一步偏置，所述恒定Sd产生器经配置以在输入共模电压改变期间自始至终维持所述输入级的恒定gm°9.根据权利要求1所述的比较器，所述负载包含与所述共源共栅晶体管互补的一对栅极耦合式晶体管，所述栅极耦合式晶体管中的一者的栅极耦合到其漏极。10.根据权利要求8所述的比较器，所述负载包含与所述共源共栅晶体管互补的第一对和第二对栅极耦合式晶体管，所述第一对晶体管的漏极耦合到所述第一和第二负载节点，所述第二对晶体管的漏极耦合到所述第一对晶体管的源极，所述第二对的栅极进一步耦合到所述第二负载节点。11.一种实施滞后的比较器，所述比较器包含输入级，其包含耦合到NMOS输入电流源的NMOS差分对，和耦合到PMOS输入电流源的 PMOS差分对，所述输入级进一步包含耦合到所述NMOS和PMOS差分对的栅极的正和负输入端子；PMOS折叠式共源共栅级，其耦合到所述NMOS差分对的漏极，所述PMOS折叠式共源共栅级包含耦合到所述NMOS差分对漏极的第一和第二 PMOS共源共栅节点，所述第一和第二 PMOS共源共栅节点分别经由PMOS共源共栅晶体管而进一步耦合到第一和第二负载节点， 所述比较器的输出耦合到所述负载节点中的一者；NMOS电流偏移级，其经配置以响应于第二负载节点电压大于第一负载节点电压而相对于从所述第二 PMOS共源共栅节点所汲取的电流增加从所述第一 PMOS共源共栅节点所汲取的电流，且反之亦然；以及NMOS折叠式共源共栅级，其耦合到所述PMOS差分对的漏极，所述NMOS折叠式共源共栅级包含耦合到所述PMOS差分对漏极的第一和第二 NMOS共源共栅节点，所述第一和第二 NMOS共源共栅节点分别经由NMOS共源共栅晶体管而进一步耦合到所述第一和第二负载节点ο12.根据权利要求11所述的比较器，其进一步包含PMOS电流偏移级，其经配置以响应于所述第二负载节点电压大于所述第一负载节点电压而相对于给所述第一 NMOS共源共栅节点提供电源的电流增加给所述第二 NMOS共源共栅节点提供电源的电流，且反之亦然。13.根据权利要求12所述的比较器，所述NMOS电流偏移级包含由NMOS电流源提供电源的第一和第二NMOS晶体管，所述第一 NMOS晶体管的栅极耦合到所述第一负载节点，所述第二 NMOS晶体管的栅极耦合到所述第二负载节点，所...

【专利技术属性】
技术研发人员：道格拉斯·苏吉安，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：