公开了一种反相器单元设计，包括第一晶体管和第二晶体管以及第一电阻器和第二电阻器。在所公开的实施例中，第一电阻器连接至第一晶体管的源极而第二电阻器连接至第二晶体管的源极。第一电阻器和第二电阻器被配置用于连接至相应的第一和第二电压电势。反相器单元可以配置成环型振荡器。晶体振荡器可以包括根据本公开的反相器单元。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及振荡器电路，并且具体而言涉及低噪声CMOS环型振荡器。
技术介绍
除了本文另有指示，否则在本节中描述的方案并非是本申请权利要求书的现有技术，并且并不因为包括在本节中而被承认为现有技术。互补型金属氧化物半导体(CMOS)环型振荡器被广泛用于锁相环(PLL)电路中。PLL通常用于时钟和数据恢复、频率合成、时钟生成电路系统等。在各种类型的CMOS环型振荡器中，基于反相器的单端或差分环型振荡器被认为是有效的，并且经常是所选择的环型振荡器设计。图1示出了基于三级反相器的环型振荡器100的示意图。环型振荡器100包括以级联方式连接的三个反相器102a、102b和102c的链。最后一个反相器102c的输出反馈回第一反相器102a的输入。基于反相器的环型振荡器可以由任何奇数个反相器构建。图1A是可以用于图1中所示的环型振荡器100的反相器102a、102b和102c的典型反相器单元102的电路图。反相器单元102包括第一晶体管122和第二晶体管124。晶体管122和124可以是场效应晶体管(FET)。各个晶体管122和124的栅极G连接至反相器单元112的输入端子Vin。各个晶体管122和124的漏极D连接至反相器单元102的输出端子VTOT。晶体管122的源极S配置用于连接至第一电压电势，例如Vss。晶体管124的源极S配置用于连接至第二电压电势，例如VDD。随着半导体制造工艺继续收缩并且对于更高切换速度的要求继续增加，使用逐渐减小的器件尺寸以便维持功耗的合理水平来设计基于反相器的环型振荡器。随着器件尺度减小，环型振荡器中的器件噪声变得显著。在大多数电子器件中出现的一种类型的噪声(称为“闪烁噪声”)在低频时占据主导。对于使用深亚微米工艺(例如45nm工艺或30nm工艺)的基于反相器的环型振荡器器件而言，闪烁噪声可以在高至约IOMHz至20MHz的频率时占优。对于IOMHz至20MHz的转角频率之上的频率而言，“热噪声”往往占优。对于以IMHz至IOMHz运行的电路应用而言，闪烁噪声是占优噪声源，并且可以在环型振荡器的输出信号中显示自身为相位噪声(频率域)或抖动(时域)。
技术实现思路
根据所公开的一些实施例，环型振荡器包括以级联方式连接的多个反相器单元。各个反相器单元的输出端连接至另一反相器单元的输入端。各个反相器单元包括用于连接至相应第一电压电势和第二电压电势的第一电阻器和第二电阻器。环型振荡器的输出是具有如下频率的振荡器信号，该频率至少基于第一电阻器和第二电阻器的电阻值。在一些实施例中，每个反相器单元包括第一晶体管和第二晶体管。第一晶体管和第二晶体管的源极分别连接至第一电阻器和第二电阻器。在一些实施例中，每个反相器单元还包括连接至第一晶体管和第二晶体管的电容器。在一个实施例中，锁相环包括根据本公开的环型振荡器。在另一实施例中，分频器电路包括根据本公开的环型振荡器。下面的具体描述和所附附图提供对本专利技术的本质和优势的更佳理解。附图说明图1示出环型振荡器。图1A显示反相器单元的细节。图2和图2A显示根据本公开的反相器单元的细节。图3、图3A和图3B示出了根据本公开原理的环型振荡器的一些实施例。图4和图4A示出了根据本公开原理的晶体振荡器的一些实施例。图5是根据本公开的锁相环的框图。图6是根据本公开的分频器电路的框图。具体实施例方式在下面的描述中，出于说明的目的，阐述了众多示例和特定细节，以便提供对本专利技术的彻底理解。然而，对于本领域技术人员显然的是由权利要求书限定的本专利技术可以单独包括在这些示例中一些特征或全部特征，或包括与下面描述的一些或其它特征结合的特征，并且还可以包括本文描述的特征和概念的等同和修改。参见图2，根据本公开的一些实施例的反相器单元202包括第一晶体管M1和第二晶体管M2'以及第一电阻器R1和第二电阻器R2。晶体管M1和M2可以是FET，例如金属氧化物半导体FET (MOSFET)。在一个实施例中，晶体管M1是N沟道M0SFET，而晶体管M2是P沟道M0SFET。当然可以理解，可以运用用于M1和M2的晶体管类型的其它一些组合。反相器单元202的输入端子Vin连接至每个晶体管M1和M2的栅极G。反相器单元202的输出端子Vott连接至每个晶体管M1和M2的漏极D。晶体管M1的源极S连接至电阻器札的第一端子212。电阻器R1的第二端子214可以连接至第一电源轨222，该第一电源轨222配置用于连接至第一电压电势，例如Vss。晶体管M2的源极S连接至电阻器R2的第一端子216。电阻器R2的第二端子218可以连接至第二电源轨224，该第二电源轨224配置用于连接至第二电压电势，例如VDD。图3示出了环型振荡器300的一个实施例，环型振荡器300包括图2中所示形式的反相器单元302a、302b和302c。在一些实施例中，反相器单元302a、302b和302c以级联方式连接。因此，单元302a的输出Vqut被馈送进单元302b的输入端Vin。单元302b的输出Vqut被馈送进单元302c的输入端Vin。单元302c的输出Vqut被馈送进单元302a的输入端Vin。每个单元302a、302b和302c的电阻器R1和R2可以连接至相应的电源轨322和324以向环型振荡器300提供功率。电源轨322和324继而可以处于相应的第一电压电势和第二电压电势(例如Vss和Vdd)。在一些实施例中，环型振荡器300可以包括附加的单元。例如，图3A示出了更为普遍的环型振荡器设计300’，其包括一些数目的级302a至302η，而非是图3中所示的三级。级302a至302η的数目可以是奇数或是偶数。图3中所示的环型振荡器300可以在端子304处输出振荡信号304a。电阻器R1和R2可以根据电阻器退化(degeneration)效应衰减输出信号304a中的闪烁噪声(相位噪声)的水平。尽管输出信号304a是振荡的，但是它的形状对于环型振荡器300在其中使用的电子电路的使用而言可能并不足够。例如，输出信号304a可能不是适当形成的方(例如矩形)波或不是适当形成的正弦波。因此，可以使用附加的电路系统以产生合适的波形。例如，输出信号304a可以由缓冲器进一步处理，该缓冲器可以基于所接收的输出信号而输出适当形成的方波。参见回图1和图1A，环型振荡器100的输出信号的频率取决于环型振荡器的设计的各个方面。例如，包括环型振荡器100的反相器级的数目影响频率。频率将随着反相器级的数目增加而降低，这是因为每个附加的反相器将向沿着反相器链加入信号的传播延迟，并且因此输出信号在HI和LO逻辑电平之间的切换的频繁程度。包括环型振荡器100的反相器的跨导(gm)是影响环型振荡器的输出信号的频率的另一因素。CMOS反相器的跨导依赖于构成该CMOS反相器的晶体管的器件尺寸。参见例如图1A所示的反相器单元102，FET晶体管124的器件尺寸典型地由其沟道尺度指定，该沟道尺度表达为比率W/L，其中W是FET沟道宽度(W)而L是FET沟道长度。图1A显示了反相器102的FET晶体管122和124的典型沟道尺度。例如，晶体管122可以具有600/100的沟道尺度，而晶体管124可以具有1200/100的沟道尺度。跨导还影响操作期间的每个反相器中的功耗，并且本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.08.24 US 61/376,3911.一种环型振荡器，包括: 以级联方式连接的多个反相器，其中每个反相器的输出端连接至另一反相器的输入端；以及 输出振荡信号的输出端子， 其中所述反相器包括用于连接到第一电压电势的相应第一电阻器和用于连接到第二电压电势的相应第二电阻器， 其中所述振荡信号的频率至少基于所述第一电阻器和所述第二电阻器的电阻值。2.根据权利要求1所述的环型振荡器，其中所述至少一个反相器还包括: 第一晶体管器件，具有连接到所述第一电阻器的源极；以及 第二晶体管器件，具有连接到所述第二电阻器的源极， 其中所述第一晶体管的栅极和所述第二晶体管的栅极连接至所述至少一个反相器的输入端， 其中所述第一晶体管的漏极和所述第二晶体管的漏极连接至所述至少一个反相器的输出端。3.根据权利要求1所述的环型振荡器，其中所述环型振荡器的闪烁噪声取决于所述第一电阻器和所述第二电阻器的电阻值。4.根据权利要求2所述的环型振荡器，其中所述至少一个反相器还包括跨所述第一晶体管和所述第二晶体管耦合 的电容器。5.根据权利要求4所述的环型振荡器，其中所述电容器增加所述环型振荡器的操作频率。6.根据权利要求2所述的环型振荡器，其中至少一个反相器还包括耦合至所述第一晶体管的源极和所述第二晶体管的源极的电容器。7.根据权利要求1所述的环型振荡器，其中所述多个反相器包括第一反相器和最后一个反相器，其中所述最后一个反相器的输出端连接至所述第一反相器的输入端。8.根据权利要求1所述的环型振荡器，其中所述第一电压电势与所述第二电压电势不同。9.根据权利要求1所述的环型振荡器，其中所述第一电阻器连接至所述第一电压电势，所述第二电阻器连接至所述第二电压电势。10.一种锁相环，包括根据权利要求1所述的环型振荡器。11.一种分频器电路，包括根据权利要求1所述的环型振荡器。12.一种环型振荡器，包括: 第一反相器单元，其包括输入端、输出端、用于连接至第一电源线的第一电阻器、以及用于连接至第二电源线的第二电阻器； 第二反相器单元，其包括输入端、输出端、用于连接至所述第一电源线的第三电阻器、以及用于连接至所述第二电源线的第四电阻器，所述第一反相器单元的输出端连接至所述第二反相器单元的输入端；以及 至少第三反相器单元，其包括输入端、输出端、用于连接至所述第一电源线的第五电阻器、以及用于连接至所述第二电源线的第六电阻器，所述第二反相器单元的输出端连接至所述第三反相器单元的输入端，所述第三反相器...
【专利技术属性】
技术研发人员：郭振东，明军，
申请(专利权)人：马维尔国际贸易有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。