低噪声CMOS环型振荡器制造技术

公开了一种反相器单元设计，包括第一晶体管和第二晶体管以及第一电阻器和第二电阻器。在所公开的实施例中，第一电阻器连接至第一晶体管的源极而第二电阻器连接至第二晶体管的源极。第一电阻器和第二电阻器被配置用于连接至相应的第一和第二电压电势。反相器单元可以配置成环型振荡器。晶体振荡器可以包括根据本公开的反相器单元。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及振荡器电路，并且具体而言涉及低噪声CMOS环型振荡器。
技术介绍
除了本文另有指示，否则在本节中描述的方案并非是本申请权利要求书的现有技术，并且并不因为包括在本节中而被承认为现有技术。互补型金属氧化物半导体(CMOS)环型振荡器被广泛用于锁相环(PLL)电路中。PLL通常用于时钟和数据恢复、频率合成、时钟生成电路系统等。在各种类型的CMOS环型振荡器中，基于反相器的单端或差分环型振荡器被认为是有效的，并且经常是所选择的环型振荡器设计。图1示出了基于三级反相器的环型振荡器100的示意图。环型振荡器100包括以级联方式连接的三个反相器102a、102b和102c的链。最后一个反相器102c的输出反馈回第一反相器102a的输入。基于反相器的环型振荡器可以由任何奇数个反相器构建。图1A是可以用于图1中所示的环型振荡器100的反相器102a、102b和102c的典型反相器单元102的电路图。反相器单元102包括第一晶体管122和第二晶体管124。晶体管122和124可以是场效应晶体管(FET)。各个晶体管122和124的栅极G连接至反相器单元112的输入端子Vin。各个晶体管1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.08.24 US 61/376,3911.一种环型振荡器，包括: 以级联方式连接的多个反相器，其中每个反相器的输出端连接至另一反相器的输入端；以及 输出振荡信号的输出端子， 其中所述反相器包括用于连接到第一电压电势的相应第一电阻器和用于连接到第二电压电势的相应第二电阻器， 其中所述振荡信号的频率至少基于所述第一电阻器和所述第二电阻器的电阻值。2.根据权利要求1所述的环型振荡器，其中所述至少一个反相器还包括: 第一晶体管器件，具有连接到所述第一电阻器的源极；以及 第二晶体管器件，具有连接到所述第二电阻器的源极， 其中所述第一晶体管的栅极和所述第二晶体管的栅极连接至所述至少一个反相器的输入端， 其中所述第一晶体管的漏极和所述第二晶体管的漏极连接至所述至少一个反相器的输出端。3.根据权利要求1所述的环型振荡器，其中所述环型振荡器的闪烁噪声取决于所述第一电阻器和所述第二电阻器的电阻值。4.根据权利要求2所述的环型振荡器，其中所述至少一个反相器还包括跨所述第一晶体管和所述第二晶体管耦合 的电容器。5.根据权利要求4所述的环型振荡器，其中所述电容器增加所述环型振荡器的操作频率。6.根据权利要求2所述的环型振荡器，其中至少一个反相器还包括耦合至所述第一晶体管的源极和所述第二晶体管的源极的电容器。7.根据权利要求1所述的环型振荡器，其中所述多个反相器包括第一反相器和最后一个反相器，其中所述最后一个反相器的输出端连接至所述第一反相器的输入端。8.根据权利要求1所述的环型振荡器，其中所述第一电压电势与所述第二电压电势不同。9.根据权利要求1所述的环型振荡器，其中所述第一电阻器连接至所述第一电压电势，所述第二电阻器连接至所述第二电压电势。10.一种锁相环，包括根据权利要求1所述的环型振荡器。11.一种分频器电路，包括根据权利要求1所述的环型振荡器。12.一种环型振荡器，包括: 第一反相器单元，其包括输入端、输出端、用于连接至第一电源线的第一电阻器、以及用于连接至第二电源线的第二电阻器； 第二反相器单元，其包括输入端、输出端、用于连接至所述第一电源线的第三电阻器、以及用于连接至所述第二电源线的第四电阻器，所述第一反相器单元的输出端连接至所述第二反相器单元的输入端；以及 至少第三反相器单元，其包括输入端、输出端、用于连接至所述第一电源线的第五电阻器、以及用于连接至所述第二电源线的第六电阻器，所述第二反相器单元的输出端连接至所述第三反相器单元的输入端，所述第三反相器...

【专利技术属性】
技术研发人员：郭振东，明军，
申请(专利权)人：马维尔国际贸易有限公司，
类型：
国别省市：