磁阻元件结构形成方法技术

本发明专利技术提出一种磁阻元件结构形成方法，包含：提供基板；于该基板上方形成金属镶嵌结构，再于该金属镶嵌结构上方形成图形化磁阻单元，与该金属镶嵌结构完成电性连接。本发明专利技术所述之磁阻元件结构形成方法，不但可将集成电路与磁阻材料整合在一起，达到体积极小化，且可将对准之标记与制程巧妙结合，节省光罩的层数。

【技术实现步骤摘要】

本专利技术涉及一种，特别涉及ー种可应用于集成电路制程中的。
技术介绍
磁阻元件的主要功能是可因应空间中磁场的变化而改变其电阻值，因此可广泛应用于许多电子产品上，如磁阻式随机存取内存(MRAM)及磁感测器(magnetometer)。但磁阻元件需要配合周边电路才能使其功能完整发挥，因此如何将其顺利地整合至集成电路制程中，进而能与外围电路一井完成于基板上，一直是制造商所欲达成的目标。但目前的技术手段仍存在有许多问题，而如何改进现有手段的缺失，便是发展本专利技术的主要目的。
技术实现思路
本专利技术主要提出一种，透过该方法可将图形化磁阻单元与集成电路巧妙地整合在一起，其包括下列步骤:提供基板；于该基板上方形成集成电路结构层，该集成电路结构层可包含有金属接线、逻辑电路元件、内存元件、静电保护元件(ESD)及其它现有技术的元件结构；于该电路结构层上方形成介电层结构；于该介电层结构中；平坦化该介电层；于该介电层结构中形成至少ー凹槽；利用该至少ー凹槽形成金属镶嵌结构或作为ー对准标记；于具有该至少一凹槽之该介电层结构上方形成磁阻材料层；以及利用该对准标记来对该磁阻材料层进行图案定义而形成磁阻单元。根据上述构想，本案所述之，不但可将集成电路与磁阻单元整合在一起，达到体积极小化，且可将对准之标记与制程巧妙結合，节省光罩的层数。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1A至图1D，是本专利技术实施例中的的流程示意图。具体实施例方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本专利技术提出的其具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。请參见图1A至图1D，是本专利技术实施例中的的流程示意图，首先，提供基板I并于上完成集成电路结构10，该集成电路结构10可包含有至少ー金属内连接结构、逻辑电路元件、内存元件、静电保护元件(ESD)及其它现有技术的元件结构(图中未能示出)；其中该金属内连接结构可以完成设定/重置(set/reset)及补偿(offset)等电路装置(图中未能示出)，该金属内连接结构中当然也可包含有金属接线垫100，接着于该集成电路结构10上方覆盖一介电层，并将该介电层表面进行平坦化而形成一平坦化介电层101。更进ー步于该平坦化介电层101上方形成有另一介电层结构11，例如以氧化娃110、氮化娃111及氧化娃112构成之三层结构完成之介电层结构11。并可于介电层结构11中形成有金属镶嵌结构113。值得ー提的是，图中所示之介电层结构11的结构仅为ー实施例，本领域技术人员均可依实际的需求设计其为单层或多层介电层结构。金属镶嵌结构113主要是提供后续完成的磁阻材料结构间的电性连接，其形成方法为先在介电层结构11表面形成凹槽状之金属镶嵌图案凹槽，再将金属层覆盖于介电层结构11表面并填满该凹槽，最后利用化学机械研磨制程将介电层结构11表面的金属层移除只留下图案凹槽内的金属层。该金属层较佳为钨或铜。由于完成金属镶嵌结构113时皆会进行平坦化制程，因此完成平坦化制程后的介电层结构11与金属镶嵌结构113的顶面皆相当平坦。但是，过度平坦的表面将造成后续磁阻材料层进行图形化制程时的困扰，而为能改善此ー问题，于本实施例中，进行下列步骤。參见图1B，主要是在介电层结构11中之特定位置上，利用光罩微影制程先定义出凹槽114a、114b。凹槽结构的主要目的之ー是可用来定义出后续微影制程所须的对准图形，因此可设置在不影响元件特性的区域，例如，凹槽114a可设于切割道区域上。另外，凹槽114b也可设于金属接线垫100的上方，其凹槽深度可设定于仅蚀刻掉部分的介电层结构或蚀刻掉金属接线垫以上全部的介电层，甚至蚀刻掉金属接线垫以上全部的介电层后再向下蚀刻，使得该凹槽深度大于该介电层结构11的厚度。再则，凹槽结构也可设置于磁阻单元阵列区内(图未表示出)，利用凹槽结构定义出特殊设计的磁阻元件。再參见图1B，接着可于完成有凹槽114a、114b的介电层结构11表面上再形成ー磁阻材料层115，该磁阻材料层可为单层或多层结构，但因磁阻材料层通常皆不透光，因此，原本以图案方式定义之对准标记被磁阻材料层覆盖后，将无法有效发挥功能。但是，本案凹槽114a便可改善此ー问题，因为凹槽114a在填入磁阻材料层后，将造成磁阻材料层表面仍会有高低落差的现象，使得光线反射的角度产生变化。因此，曝光机台仍可利用高低落差所产生的光影线条来进行光罩的对准，进而顺利定义出磁阻单元115 ‘的形状。如图1C之所示，凹槽114的侧壁，在定义磁阻元件形状时，可能因制程參数的调整而留下未完全蚀刻之磁阻材料间隙壁115”。而该磁阻単元115’可与金属镶嵌结构113完成电性连接。又该磁阻単元115‘的形状与位置可用现有的光阻曝光显影制程来定义，也可采用金属或介电层做为硬屏蔽(hard mask)，并采用现有的蚀刻技术移除未被光阻或硬屏蔽覆盖的区域，形成图案画的磁阻单元115’。该磁阻単元115’可部分或全部覆盖于介电层结构11的上表面，需根据该磁阻元件的功能设计而定。然后再于该磁阻単元115’表面形成一保护层116，用以防止磁阻单元115’遭到外界的污染或破坏。而该保护层116可利用低热预算(low thermal budget)制程所形成的多层结构或单层氮化硅来完成，例如图1D中以氮化硅1160、氧化硅1161及氮化硅1162构成之三层结构。而此时位于金属接线垫100的上方的凹槽114b则可发挥另一功效，即后续制程要将金属接线垫100完全打开时，仅需除去金属接线垫100上方部份且已厚度缩减的介电层结构11与保护层116，便可完成打线开ロ 117而露出金属接线垫100，如此将可减少蚀刻制程的时间而降低对元件的不良影响。同理在此保护层116之结构仅为ー实施例，本领域技术人员均可依实际之需求设计其为单层或多层保护层结构。至于上述实施例中所提到之基板I可以是硅基板，或是覆盖有介电材料或是硅化错、神化嫁、碳化娃等材料的娃基板，而该基板I上可完成有特定用途集成电路(ASIC)、模拟集成电路、逻辑集成电路以及混合型集成电路等等。至于磁阻単元115则可以是异Iロ」磁阻(Anisotropic Magnetoresistance, AMR)、巨磁阻(GiantMagnetoresistance,GMR)、穿隧磁阻(Tunneling Magnetoresistance, TMR)及庞磁电阻(CMR, ColossalMagnetoresistance)等磁阻机制所完成的磁阻式随机存取内存(MRAM)或磁感测器(magnetometer)寻。以上所述，仅是本专利技术的较佳实施例而已，并非对本专利技术作任何形式上的限制，虽然本专利技术已以较佳实施例揭露如上，然而并非用以限定本专利技术，任何熟悉本专业的技术人员，在不脱离本专利技术技术方案范围内，当可利用上述掲示的
技术实现思路
做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本专利技术技术方案内容，依据本专利技术的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍本文档来自技高网...

【技术保护点】
一种磁阻元件结构形成方法，其特征在于，包括下列步骤：提供基板；于该基板上方形成金属镶嵌结构，再于该金属镶嵌结构上方形成图形化磁阻单元，与该金属镶嵌结构完成电性连接。

【技术特征摘要】
2011.11.07 TW 1001406011.一种磁阻元件结构形成方法，其特征在于，包括下列步骤: 提供基板； 于该基板上方形成金属镶嵌结构，再于该金属镶嵌结构上方形成图形化磁阻单元，与该金属镶嵌结构完成电性连接。2.根据权利要求1所述的磁阻元件结构形成方法，其特征在干，该于该基板上方形成该金属镶嵌结构的步骤包括以下步骤: 于该基板上方形成集成电路结构； 于该集成电路结构上方形成至少ー层平坦化介电层；以及 于该至少ー层平坦化介电层上方形成该金属镶嵌结构。3.根据权利要求2所述的磁阻元件结构形成方法，其特征在干，该于该基板上方形成该金属镶嵌结构的步骤进一歩包括以下步骤: 于该至少ー层平坦化介电层上方形成介电层结构； 于该介电层结构中形成至少ー个凹槽； 形成磁阻材料层于该介电层结构表面井覆盖该至少ー个凹槽；以及 对该磁阻材料层进行图案定义以形成磁阻单元。4.根据权利要求3所述的磁阻元件结构形成方法，其特征在于，利用该至少一个凹槽作为对准标记来对该磁阻材料层进行图案定义。5.根据权利要求3所述的磁阻元件结构形成方法，其特征在干，该于该至少ー层平坦化介电层上方形成该介 电层结构的步骤包括以下步骤: ...

【专利技术属性】
技术研发人员：刘富台，李乾铭，梁志坚，傅乃中，
申请(专利权)人：宇能电科技股份有限公司，
类型：发明
国别省市：