本发明专利技术公开了一种PCB芯片布局结构及应用该结构的电子终端，PCB芯片布局结构包括PCB、CPU、PMU；所述CPU与所述PMU分别位于所述PCB的两个面上，所述PMU和所述CPU在PCB上的投影部分或全部重叠。应用该结构的电子终端包括PCB芯片布局结构，所述PCB布局布线结构包括PCB、CPU、PMU；所述CPU与所述PMU分别位于所述PCB的两个面上，所述PMU和所述CPU在PCB上的投影部分或全部重叠。
【技术实现步骤摘要】
本专利技术属于电子设备领域，尤其涉及电子终端设备设计技术。
技术介绍
一般电子终端设备上都包含有CPU (中央处理单元)和PMU (电源管理単元)模块，CPU是终端的运算核心和控制核心器件，終端中绝大部分的命令和数据都必须经过CPU分析处理，具有解释终端指令及处理终端软件中的数据等功能；而PMU则是终端的供电器件，終端从电池等外部供电设备获得的电源通过PMU将电压转换为各模块需要的电压值，为终端中CPU及其他模块提供电源；由于CPU的精密性与其在终端中的核心地位，CPU的核心电源除了要求电压值精确之外，对电源的恒定平稳以及电磁兼容性也有非常高的要求；精确、稳定的核心供电以及较高的电磁兼容性能使CPU发挥其最优的性能、延长CPU的使用寿命，能在极大程度上提高終端各模块及终端的性能稳定性。通常在PCB芯片布局中将CPU与PMU放置在PCB的同一面上，PMU通过在PCB (印制电路板)内部走导电线来为CPU提供电源。由于此种布局结构CPU与PMU距离较远，所以PMU必须通过较长的导电走线来为CPU供电，而导电走线长度的增加必然导致PMU与CPU之间的供电线路的交流、直流阻抗増大，从而必然导致PMU为CPU的核心供电产生不可预知的压降，对供电电压准确性造成极大的影响；由于PCB板上同时还布置有射频、存储、显示等其他模块的芯片，PMU与CPU之间供电导电走线长度的増加也在必然会増加供电线路受到其他模块如辐射、电磁感应等不可预知的干扰风险，对电源的稳定性造成极大的影响。同时其他模块受到PMU给CPU核心供电线路电磁干扰的风险也会极大的增加，对其他模块的性能造成严重的影响；此外由于CPU与PMU在PCB同一面摆放，CPU与PMU之间通过较长的供电导电走线连接，从而导致PCB上其他模块芯片的摆放和导电走线空间受到较大的限制，不利于工程师进行合理的布局和导电走线。
技术实现思路
本专利技术所要解决的问题是提供一种布局和导电走线更合理的PCB芯片布局结构及应用该结构的电子终端。本专利技术采用以下技术方案ー种PCB芯片布局结构，包括PCB、CPU、PMU ;所述CPU与所述PMU分别位于所述PCB的两个面上，所述PMU和所述CPU在PCB上的投影部分或全部重叠。在上述方案中，所述PMU的电源输入端、输出端串联、并联有电容、电感、电阻。在上述方案中，所述PCB的层数至少为I层以上。在上述方案的中，所述PCB的同一层之间的两个区域通过导电走线来导通，导电走线设置在所述PCB的任意ー层。在上述方案中，所述PCB的不同层之间通过导电孔连接导通。在上述方案中，所述导电孔为导电埋孔和/或导电盲孔、导电通孔，所述PMU和所述CPU之间的导通通过所述导电埋孔、导电盲孔、导电通孔、导电走线组合完成。基于同一专利技术构思，本专利技术还提供了一种应用如上述方案所述的电子終端，所述电子终端包括PCB芯片布局结构，所述PCB布局布线结构包括PCB、CPU、PMU ;所述CPU与所述PMU分别位于所述PCB的两个面上，所述PMU和所述CPU在PCB上的投影部分或全部重叠。在上述方案中，所述PMU的电源输入端、输出端串联、并联有电容、电感、电阻。在上述方案中，所述PCB的同一层之间的两个区域通过导电走线来导通，导电走线设置在所述PCB的任意ー层。在上述方案中，所述PCB的不同层之间通过导电孔连接导通，所述导电孔为导电埋孔和/或导电盲孔、导电通孔，所述PMU和所述CPU之间的导通通过所述导电埋孔、导电盲孔、导电通孔、导电走线组合完成。本专利技术的有益效果是采用本专利技术的PCB芯片布局结构，使得CPU与PMU之间的供电线更短、空间布局更紧凑；这种芯片布局即实现了 PMU为CPU供电的基本功能，其更短的供电线路降低了线路间的直流内阻、交流内阻、增强了电磁兼容性降低了与其他模块相互干扰的风险，使PMU为CPU提供的电压更加的精确、稳定，同时紧凑的布局也给工程师提供更好的布局和走线空间。附图说明图1为传统CPU和PMU芯片布局结构的俯视图和侧视图；图2为传统CPU和PMU芯片布局结构的导电走线方式的俯视图和侧视图；图3为本专利技术提出的CPU和PMU芯片布局结构的俯视图和侧视图；图4为本专利技术提出的CPU和PMU芯片布局结构的导电走线方式的俯视图和侧视图；图5为PCB导电孔示意图；图6为CPU和PMU导电走线方式示意图。具体实施例方式下面将结合附图和具体的实施例对本专利技术进行进一步的说明。在图1中，CPU 2与PMU 3设置在PCB I的同一面，PMU 3周围的电容、电感、电阻4占据了大量空间，使得CPU 2与PMU 3的距离増大，电磁干扰容易导入。在图2中，导电走线5连接CPU2和PMU3，使PMU3通过导电走线5对CPU2供电，可以看出导电走线5较长，其交流、直流电阻较大，供电电源容易不稳定，容易导入干扰。在图3中，CPU2设置在PMU3的背面且二者在PCB上的投影大部分重叠，使得CPU2与PMU3之间的距离缩短，同时充分利用了 PCBl的空间，使得器件摆放紧凑，为电子终端设备小型化提供了有利条件。在图4中，PMU 3通过导电走线5为CPU 2供电，可以看出导电走线5相比图2大大缩短了，其交流、直流电阻较小，供电电源比较稳定；同时使得干扰的引入概率大大减小了，对电磁兼容有利。在图5中，PCB I层数设置为I层以上，导电孔6可以为导电通孔、导电埋孔、导电盲孔ホ层的PCB中通孔可以导通第I层和第N层上的两个区域；盲孔可以导通第I层到除了第N层的任意ー层上的两个区域，也可以导通第N层到除了第I层和第N层之外的任意ー层上的两个区域；埋孔可以导通除了第I层和第N层之外的任意两层之间的两个区域。在图6中，导电走线5将导电孔6导通，使得CPU 2与PMU 3之间的连接方式灵活，方便了布线设计。以上所述实施例仅表达了本专利技术的实施方式，但并不能因此而理解为对本专利技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进，这些都属于本专利技术的保护范围。本文档来自技高网...
【技术保护点】
一种PCB芯片布局结构，其特征在于：包括PCB、CPU、PMU；所述CPU与所述PMU分别位于所述PCB的两个面上，所述PMU和所述CPU在PCB上的投影部分或全部重叠。
【技术特征摘要】
1.一种PCB芯片布局结构，其特征在于包括PCB、CPU、PMU ;所述CPU与所述PMU分别位于所述PCB的两个面上，所述PMU和所述CPU在PCB上的投影部分或全部重叠。2.根据权利要求1所述的PCB芯片布局结构，其特征在于所述PMU的电源输入端、输出端串联、并联有电容、电感、电阻。3.根据权利要求1或2所述的PCB芯片布局结构，其特征在于所述PCB的层数至少为I层以上。4.根据权利要求1所述的PCB芯片布局结构，其特征在于所述PCB的同一层之间的两个区域通过导电走线来导通，导电走线设置在所述PCB的任意一层。5.根据权利要求1所述的PCB芯片布局结构，其特征在于所述PCB的不同层之间通过导电孔连接导通。6.根据权利要求5所述的PCB芯片布局结构，其特征在于所述导电孔为导电埋孔和 /或导电盲孔、导电通孔，所述PMU和所述CPU之间的导通通过...
【专利技术属性】
技术研发人员：汪小雄，
申请(专利权)人：共青城赛龙通信技术有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。