一种三线串行外设接口的开关矩阵控制电路制造技术

本申请公开了一种三线串行外设接口的开关矩阵控制电路，包括：上位控制电路、移位寄存器组和PIN驱动器。其中，移位寄存器组包括至少一个移位寄存器。在本申请中，移位寄存器组中的各个移位寄存器与上位控制电路的连接只需要数据线、置位线和时钟线三根控制线，大大减少了控制线的数量，节省了上位控制电路输出口资源。同时，本申请中的各个移位寄存器的并行数据输出端与PIN驱动器的输入端连接，即各个移位寄存器直接输出控制信号至PIN驱动器，不需要增加单片机或者FPGA等控制电路，不需要增加软件设计部分，减少了产品的设计和测试难度，对于产品来说，器件的可靠性便于保证。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本申请涉及微波矩阵开关总线设计
，更具体的说，涉及一种三线串行外设接口的开关矩阵控制电路。
技术介绍
开关矩阵是将多路输入设备输入的射频信号进行组合和分配，并将可用的射频信号在同一时间进行多路输出的设备。常用的开关矩阵通过PIN (positive-1ntrinsicnegative，在P和N半导体材料之间加入一薄层低掺杂的本征半导体层)驱动器进行电流驱动，而PIN驱动器又是由TTL (Transistor Transistor Logic,晶体管-晶体管逻辑电平)进行控制，因此，开关矩阵电路需要的PIN驱动器的路数决定了 TTL的路数。对于不同的开关矩阵电路，其中需要不同路数的PIN驱动器。目前，存在两种比较常用的开关矩阵控制方式，包括并行控制方式和异步串行接口 RS (Recommended Standard,推荐标准)232的控制方式。以控制为例对两种开关矩阵控制方式进行说明。其中并行控制方式的具体工作原理为，上位控制电路提供72根TTL控制线，分别连接到12X6G开关矩阵电路的72路PIN驱动器，实现直接对12X6G开关矩阵电路的控制。但是，这种并行控制方式需要的控制线太多，不便于将采用并行控制方式的上位控制电路装配在尺寸要求较高的电路中，且上位控制电路不能提供出大量的控制线。异步串行接口 RS232的控制方式具体工作原理为，开关矩阵电路通过异步串行接口 RS232与上位控制电路连接。其中，上位控制电路与异步串行接口 RS232仅连接接收线、发送线和地线三根控制线，大大减少了控制线的数量。但开关矩阵电路需要对RS232串口通讯协议进行解析，解析成功后输出所需要的72位TTL控制信号，再将72位控制信号连接到PIN驱动器，实现对开关矩阵的控制。因此，开关矩阵电路需要增加单片机或者FPGA(Field — Programmable Gate Array,现场可编程门阵列)等控制电路对RS232串口通讯协议进行解析，并且需要增加软件设计部分，对于可靠性要求高的产品进行设计和测试，都相应增加了很大的技术难度。
技术实现思路
针对上述问题，本申请提供一种三线串行外设接口的开关矩阵控制电路，以解决现有技术中采用并行控制方式需要的控制线太多，不便于装配在尺寸要求较高的电路中，同时上位控制电路不能提供出大量的控制线的问题，以及采用异步串行接口 RS232的控制方式需要增加单片机或者FPGA等控制电路对RS232串口通讯协议进行解析，并且需要增加软件设计部分，对于可靠性要求高的产品进行设计和测试，都相应增加了很大的技术难度的问题。技术方案如下本申请提供一种三线串行外设接口的开关矩阵控制电路，包括上位控制电路和在普通二极管的P和N半导体材料之间加入一薄层低掺杂的本征半导体层的PIN驱动器，还包括输入端与所述上位控制电路的发送端ロ连接，输出端与所述PIN驱动器的输入端连接的移位寄存器组；其中，所述上位控制电路的发送端ロ包括串行数据信号发送端ロ、时钟信号发送端口和置位信号发送端ロ ；所述移位寄存器组包括至少ー个移位寄存器；所述移位寄存器组的输入端包括各个移位寄存器的串行数据输入端、各个移位寄存器的移位寄存器时钟脉冲输入端和各个移位寄存器的存储寄存器时钟脉冲输入端；所述移位寄存器组的输出端包括各个移位寄存器的串行数据输出端和各个移位寄存器的并行数据输出端；其中，所述各个移位寄存器的移位寄存器时钟脉冲输入端通过时钟线与所述时钟信号发送端ロ连接；所述各个移位寄存器的存储寄存器时钟脉冲输入端通过置位线与置位信号发送端ロ连接；所述移位寄存器组中的第一个移位寄存器的串行数据输入端通过数据线与所述串行数据信号发送端ロ连接；所述移位寄存器组中的其他移位寄存器的串行数据输入端连接与其相邻的上ー个移位寄存器的串行数据输出端；所述各个移位寄存器的并行数据输出端与所述PIN驱动器的输入端连接。优选地，所述移位寄存器包括型号为54HC595的移位寄存器。优选地，所述PIN驱动器包括型号为JLQ-22的驱动器。优选地，所述PIN驱动器包括4路输入端和4路输出端，其中，所述PIN驱动器的4路输入端分别与移位寄存器的4路并行数据输出端连接。优选地，还包括与所述上位控制电路的串行数据信号发送端ロ相连接的第一发送电路；与所述上位控制电路的时钟信号发送端ロ相连接的第二发送电路；与所述上位控制电路的置位信号发送端ロ相连接的第三发送电路；与所述第一发送电路的输出端相连接的第一接收电路；与所述第二发送电路的输出端相连接的第二接收电路；与所述第三发送电路的输出端相连接的第三接收电路；其中，所述第一接收电路的输出端连接所述移位寄存器组中的第一个移位寄存器的串行数据输入端；所述第二接收电路的输出端连接所述移位寄存器组中的各个移位寄存器的移位寄存器时钟脉冲输入端；所述第三接收电路的输出端连接所述移位寄存器组中的各个移位寄存器的存储寄存器时钟脉冲输入端；所述第一发送电路、所述第二发送电路和所述第三发送电路为三个结构相同的发送电路；所述第一接收电路、所述第二接收电路和所述第三接收电路为三个结构相同的接收电路。应用上述技术方案，本申请提供的三线串行外设接ロ的开关矩阵控制电路中移位寄存器组中的各个移位寄存器与上位控制电路的连接只需要数据线、置位线和时钟线三根控制线，大大減少了控制线的数量，节省了上位控制电路输出口资源。同时，本申请中的各个移位寄存器的并行数据输出端与PIN驱动器的输入端连接，即各个移位寄存器直接输出控制信号至PIN驱动器，不需要増加单片机或者FPGA等控制电路，不需要增加软件设计部分，減少了产品的设计和测试难度，对于产品来说，器件的可靠性便于保证。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的ー些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路的结构示意图；图2为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路中移位寄存器的结构不意图；图3为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路的另ー种结构示意图；图4为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路中PIN驱动器的结构示意图；图5为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路的再一种结构示意图；图6为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路的再一种结构示意图；图7为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路的信号发送示意图；图8为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路的发送电路的结构示意图；图9为本申请提供的一种三线串行外设接ロ的开关矩阵控制电路的接收电路的结构示意图。具体实施方式下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请中，移位寄存器组中移位寄存器的数量可以根据开关矩阵电路需要的PIN驱动器的路数来设置。在以下实施本文档来自技高网...

【技术保护点】
一种三线串行外设接口的开关矩阵控制电路，包括：上位控制电路和在普通二极管的P和N半导体材料之间加入一薄层低掺杂的本征半导体层的PIN驱动器，其特征在于，还包括：输入端与所述上位控制电路的发送端口连接，输出端与所述PIN驱动器的输入端连接的移位寄存器组；其中，所述上位控制电路的发送端口包括串行数据信号发送端口、时钟信号发送端口和置位信号发送端口；所述移位寄存器组包括至少一个移位寄存器；所述移位寄存器组的输入端包括各个移位寄存器的串行数据输入端、各个移位寄存器的移位寄存器时钟脉冲输入端和各个移位寄存器的存储寄存器时钟脉冲输入端；所述移位寄存器组的输出端包括各个移位寄存器的串行数据输出端和各个移位寄存器的并行数据输出端；其中，所述各个移位寄存器的移位寄存器时钟脉冲输入端通过时钟线与所述时钟信号发送端口连接；所述各个移位寄存器的存储寄存器时钟脉冲输入端通过置位线与置位信号发送端口连接；所述移位寄存器组中的第一个移位寄存器的串行数据输入端通过数据线与所述串行数据信号发送端口连接；所述移位寄存器组中的其他移位寄存器的串行数据输入端连接与其相邻的上一个移位寄存器的串行数据输出端；所述各个移位寄存器的并行数据输出端与所述PIN驱动器的输入端连接。...

【技术特征摘要】
1.一种三线串行外设接口的开关矩阵控制电路，包括上位控制电路和在普通二极管的P和N半导体材料之间加入一薄层低掺杂的本征半导体层的PIN驱动器，其特征在于，还包括 输入端与所述上位控制电路的发送端口连接，输出端与所述PIN驱动器的输入端连接的移位寄存器组；其中，所述上位控制电路的发送端口包括串行数据信号发送端口、时钟信号发送端口和置位信号发送端口 ；所述移位寄存器组包括至少一个移位寄存器； 所述移位寄存器组的输入端包括各个移位寄存器的串行数据输入端、各个移位寄存器的移位寄存器时钟脉冲输入端和各个移位寄存器的存储寄存器时钟脉冲输入端；所述移位寄存器组的输出端包括各个移位寄存器的串行数据输出端和各个移位寄存器的并行数据输出端； 其中，所述各个移位寄存器的移位寄存器时钟脉冲输入端通过时钟线与所述时钟信号发送端口连接； 所述各个移位寄存器的存储寄存器时钟脉冲输入端通过置位线与置位信号发送端口连接； 所述移位寄存器组中的第一个移位寄存器的串行数据输入端通过数据线与所述串行数据信号发送端口连接；所述移位寄存器组中的其他移位寄存器的串行数据输入端连接与其相邻的上一个移位寄存器的串行数据输出端； 所述各个移位寄存器的并行数据输出端与所述PIN驱动器的输入端连接。2.根据权利要求1所述的开关矩阵控制电路，其特征在于，所述移位寄存器包括型号为5...

【专利技术属性】
技术研发人员：易键波，
申请(专利权)人：成都亚光电子股份有限公司，
类型：实用新型
国别省市：