一种多外设低能耗计算机架构及控制方法技术

本发明专利技术公开了一种多外设低能耗计算机架构，包括CPU模块，CPU模块的外围连接有若干内嵌于FPGA模块内的CLB模块，每个CLB模块通过接口连接至计算机内的存储器，存储器通过总线连接有若干外设口，本发明专利技术还公开了一种多外设低能耗计算机架构的控制方法，首先判断外部指令信号，根据外部指令信号的类型，对外设进行相应的改变，本发明专利技术解决了现有技术中存在的计算机性能慢、能耗高的问题。

【技术实现步骤摘要】

本专利技术属于计算机
，具体涉及一种多外设低能耗计算机架构，本专利技术还涉及多外设低能耗计算机架构的控制方法。
技术介绍
目前，计算机的发展进入了一个瓶颈时期，各大计算机芯片生产商都只是单纯提升芯片频率，增加处理器的运算能力来提升计算机性能，但是这样只是扬汤止沸、杯水车薪，只能暂时缓解问题，却不能从根本上解决问题，所以如何从根本上提升计算机的性能是一个亟待解决的问题，为了改善计算机的性能，人们对传统计算机的各个方面做了相应改善，也采取了很多的方法，比如去掉一些不必要的设备、改善一些辅助功能，例如现在出现超级笔记本，所谓超级本，只是较改进前的变薄而已，优势在于减轻了计算机的重量，在外观上更能考虑到人性化。劣势是总体性能没有明显得到提升，而价格却居高不下，变着花样吸引消费者消费，所谓治表不治里。提升计算机性能方面是增加核数、线程数、改善cpu性能，这种方法的优点是能在有限的范围内对计算机的性能提升。在不久的未来，人们对计算机的要求的越来越高，不能一直增加核数、线程数、改善cpu性能等来提升计算机性能，而且这些方法很有局限性，同时增加了负载功耗，使用寿命大大缩短，使得总体效果下降，实用性已经逐渐丧失。传统的计算机在目前以其具有较好的稳定好的优点，被大众广泛的使用，但是以现在这个信息大爆炸时代发展趋势还要满足消费者的需求已经相当的乏力，在计算机创新方面，重点在于减轻CPU负担的同时还能大幅度提升计算机的性能，避免不需要的功耗。
技术实现思路
本专利技术的目的是提供一种多外设低能耗计算机架构，解决了现有技术中存在的计算机性能慢、能耗高的问题。本专利技术的另一目的是提供一种多外设低能耗计算机架构的控制方法。本专利技术所采用的第一技术方案是，一种多外设低能耗计算机架构，包括CPU模块，CPU模块的外围连接有若干内嵌于FPGA模块内的CLB模块，每个CLB模块通过接口连接至计算机内的存储器，存储器通过总线连接有若干外设口。本专利技术第一技术方案的特点还在于，接口为1B接口、USB接口、VGA接口中的一种。本专利技术所采用的第二技术方案是，一种多外设低能耗计算机架构的控制方法，具体按照以下步骤实施:步骤1、当计算机接收到外部指令信号，CPU模块将外部指令信号传送至内部的执行单元EU，然后执行单元EU对外部指令信号进行判断，如果接到的外部指令信号是硬件命令，则执行单元EU将此指令信号传送至FPGA模块内的CLB模块，如果接到的外部指令信号是软件命令，则CPU模块按传统方法处理；步骤2、当CLB模块接收到所述步骤I传来的硬件命令时，对对应的计算机上的外设硬件进行改变，具体操作如下:2.1)首先建立指令库:在CPU模块内部对所有外设的改变情况对应的硬件命令进行编号，每一种外设改变情况对应一个编码；2.2)建立对应的规则库:在FPGA模块内，对应步骤2.1)内的每一个编码，设置相应的控制硬件的操作命令；2.3)当CPU模块接收到外部指令信号时，根据步骤2.1)中的指令库，对外部指令信号进行对号入座，然后FPGA模块查找与所接收到的编号对应的操作命令，将此操作命令传送至内部的CLB模块，CLB模块控制相应的外设进行改变；步骤3、当步骤2中的接收到的硬件命令为断开正在采集工作的外设命令时，CPU模块先读取硬件命令，然后将对应外设内的数据存储至存储器内，然后对对应外设执行断开操作，使对应外设退出工作电路，从而节省功耗。本专利技术第二技术方案的特点还在于，步骤2中对对应的计算机上的外设硬件进行改变具体包括:外设断开和外设接入。本专利技术的有益效果是，一种多外设低能耗计算机架构，将FPGA的优势加入到计算机系统中，使得CLB模块与CPU模块紧密嵌套，使得不仅能耗降低，大大提升了计算机的工作速度，延长了计算机的寿命，更重要的是，它改善了计算机的物理理念，使得在同一时刻同时工作的部件个数不在受到限制，使得计算机架构更加简单，具有很大实用价值。【附图说明】图1是本专利技术一种多外设低能耗计算机架构的结构示意图。图中，1.CPU模块，2.CLB模块，3.接口，4.存储器，5.外设。【具体实施方式】下面结合附图和【具体实施方式】对本专利技术进行详细说明。本专利技术一种多外设低能耗计算机架构，结构如图1所示，包括CPU模块1，CPU模块I的外围连接有若干内嵌于FPGA模块内的CLB模块2，每个CLB模块2通过接口 3连接至计算机内的存储器4，存储器4通过总线连接有若干外设5，接口 3为1B接口、USB接口、VGA接口中的一种。本专利技术多外设低能耗计算机架构的控制方法，具体按照以下步骤实施:步骤1、当计算机接收到外部指令信号，CPU模块I将外部指令信号传送至内部的执行单元EU，然后执行单元EU对外部指令信号进行判断，如果接到的外部指令信号是硬件命令，则执行单元EU将此指令信号传送至FPGA模块内的CLB模块2，如果接到的外部指令信号是软件命令，则CPU模块按传统方法处理，只有当CPU模块I发出命令，后续的外设按照命令相应的工作，只有接收到相应的命令才工作，不然继续断开，避免占用资源，降低功耗；步骤2、当CLB模块2接收到步骤I传来的硬件命令时，对对应的计算机上的外设进行改变，具体操作如下:2.1)首先建立指令库:在CPU模块I内部对所有外设的改变情况对应的硬件命令进行编号，每一种外设5改变情况对应一个编码；2.2)建立对应的规则库:在FPGA模块内，对应步骤2.1)内的每一个编码，设置相应的控制硬件的操作命令；2.3)当CPU模块I接收到外部指令信号时，根据步骤2.1)中的指令库，对外部指令信号进行对号入座，然后FPGA模块查找与所接收到的编号对应的操作命令，将此操作命令传送至内部的CLB模块2，CLB模块2控制相应的外设进行改变，即控制外设5的断开和控制外设5的接入；步骤3、当步骤2中的接收到的硬件命令为断开正在采集工作的外设命令时，CPU模块I先读取硬件命令，然后将对应外设内的数据存储至存储器4内，然后对对应的外设5执行断开操作，使对应的外设5退出工作电路，从而节省功耗。多外设低能耗计算机架构是在计算机系统下通过CPU模块，FPGA资源的合理嵌套与运用，创建一种多外设低能耗计算机架构控制方法，根据计算机使用的场合同时提供可编程逻辑、高性能DSP和计算机处理器的微元系统芯片，利用此单片器件使得CPU与外设之间形成一对多的方式，然后利用FPGA资源的合理嵌套与应用，在人机交互方面，找到最有效的执行方式，使得避免一些不必要的操作，旨在将工作状态下的计算机总线上部件数降到最低，实现运算速度达到最快。传统的计算机架构一旦成型便不可改变，而本专利技术中，使得外设接口则全部利用FPGA实现，这样，暂时不需要使用的原件便可直接断开，既减少了原件的工作时间，增加了使用寿命，还提高了使用效率；传统的计算机中，暂时不需要使用的器件会处于睡眠模式，但睡眠模式也需要负载耗能，而本专利技术中，避免一些不必要的操作，同时兼顾存储器性质，大大降低了能耗；传统的计算机中，一个接口只能管一个外设，就算同类的多个，也必须有译码电路，而本专利技术中，则利用FPGA资源与CPU的合理嵌套和应用，从而在人机交互方面，找到最有效的执行方式，则可以用一个接口管理全部外设，不需要工作的外设利用CLB模块控制使其直接断开。【主权本文档来自技高网...

【技术保护点】
一种多外设低能耗计算机架构,其特征在于，包括CPU模块(1)，CPU模块(1)的外围连接有若干内嵌于FPGA模块内的CLB模块(2)，每个CLB模块(2)通过接口(3)连接至计算机内的存储器(4)，所述存储器(4)通过总线连接有若干外设(5)。

【技术特征摘要】

【专利技术属性】
技术研发人员：李牧，韩叔桓，马新浩，申威威，李艳，彭鹏，晁阳，田满静，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：陕西;61