半导体装置制造方法及图纸

本发明专利技术的一个方式的目的是提供一种具有新颖结构的半导体装置，该半导体装置能够即使在没有提供电力时保持已存储数据，并且具有无限数量的写入周期。使用包含宽能隙半导体如氧化物半导体的存储单元形成该半导体装置。该半导体装置包括具有为了从存储单元读取信息而输出比基准电位低的电位的功能的电位转换电路。当使用充分降低包括在存储单元中的晶体管的断态电流的宽能隙半导体时，能够提供能够将数据保持较长期间的半导体装置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种利用半导体元件的半导体装置及半导体装置的驱动方法。
技术介绍
利用半导体元件的存储装置广义地分为两类在电力供应停止时丢失已存储数据的易失性存储装置以及即使在没有提供电力时也保持已存储数据的非易失性存储装置。易失性存储装置的一个典型示例是动态随机存取存储器(DRAM)。DRAM存储数据，其方式是选择包括在存储元件中的晶体管，并且将电荷存储在电容器中。在从DRAM读取数据时，按照上述原理，电容器中的电荷丢失，因而每次读取数据时需要另一个写入操作。数据保持期间较短，这是因为即使在没有选择晶体管时，由于截止状态下的源极与漏极之间的泄漏电流(断态电流(off-state current))等而电荷从/向形成存储元件的晶体管流过的缘故。出于该原因，在预定间隔需要另一个写入操作(刷新操作)，并且难以充分降低功率消耗。此外，由于已存储数据在电力供应停止时丢失，所以需要利用磁性材料或光学材料的另一种存储装置，以便长时间保持数据。易失性存储装置的另一个示例是静态随机存取存储器(SRAM)。SRAM通过使用诸如触发器(flip-flop)之类的电路来保持已存储数据，并且因而无需刷新操作，这优于DRAM。但是，因为使用诸如触发器之类的电路，每存储容量的成本高。此外，如同DRAM中那样，SRAM中的已存储数据在电力供应停止时丢失。非易失性存储装置的一个典型示例是闪速存储器。闪速存储器包括晶体管中的栅电极与沟道形成区之间的浮栅，并且通过将电荷保持在浮栅中来存储数据。因此，闪速存储器的优点在于，数据保持期间极长(半永久)，并且不需要易失性存储装置所需的刷新操作(例如参见专利文献I)。但是，包括在存储元件中的栅极绝缘层因写入操作中生成的隧道电流而劣化，因此存储元件在预定数量的写入操作之后变得无法起作用。为了降低这个问题的影响，例如，采用一种方法，其中使存储元件的写入操作的数量均匀化，但是需要复杂的外围电路来实现这种方法。即使在采用这种方法时，也无法解决使用寿命的基本问题。换言之，闪速存储器不适合频繁改写数据的应用。另外，需要高电压，以便在浮栅中注入电荷或者去除电荷，并且还需要用于生成高电压的电路。此外，需要较长时间来注入或去除电荷，并且不容易以较高速度进行写入或擦除。[参考文献] [专利文献I]日本专利申请公开No. S57-105889。
技术实现思路
鉴于上述问题，本专利技术的一个方式的目的是提供一种具有新颖结构的半导体装置，该半导体装置即使在没有提供电力时也能够保持已存储数据，并且具有无限数量的写入周期。在本专利技术的一个方式中，半导体装置使用能够充分降低晶体管的断态电流的材料例如宽能隙半导体的氧化物半导体材料来形成。当使用能够充分降低晶体管的断态电流的半导体材料时，半导体装置能够将数据保持较长期间。例如，本专利技术的一个方式是一种半导体装置，该半导体装置包括使用宽能隙半导体形成的存储单元。该半导体装置包括具有为了从存储单元读取信息而输出比基准电位低的电位的功能的电位转换电路。更具体而言，例如可以采用如下结构。本专利技术的一个方式是一种半导体装置，包括包括mXn个存储单元的存储单元阵列；第一驱动电路；第二驱动电路；电位产生电路；位线；源极线；以及栅极线。存储单元之一包括包括第一栅电极、第一源电极、第一漏电极以及第一沟道形成区的第一晶体管；以及包括第二栅电极、第二源电极、第二漏电极以及第二沟道形成区的第二晶体管。第一沟道形成区包含与第二沟道形成区不同的半导体材料。第一驱动电路在存储单元的每个列中包括K位的锁存器部、具有K位的多路复用器的写入电路。写入电路连接到电位产生电路、K位的锁存器部。另外，本专利技术的一个方式是一种半导体装置，包括包括mXn个存储单元的存储单元阵列；第一驱动电路；第二驱动电路；K位的计数器(K是自然数);电位产生电路；位线；源极线；以及栅极线。存储单元之一包括包括第一栅电极、第一源电极、第一漏电极以及第一沟道形成区的第一晶体管；以及包括第二栅电极、第二源电极、第二漏电极以及第二沟道形成区的第二晶体管。第一沟道形成区包含与第二沟道形成区不同的半导体材料。第一驱动电路在存储单元的每个列中包括K位的锁存器部、读取电路。K位的计数器连接到读取电路，并且读取电路连接到K位的锁存器部。此外，本专利技术的一个方式是一种半导体装置，包括包括mXn个存储单元的存储单元阵列；第一驱动电路；第二驱动电路；K位的计数器(K是自然数);电位产生电路；位线；源极线；以及栅极线。存储单元之一包括包括第一栅电极、第一源电极、第一漏电极以及第一沟道形成区的第一晶体管；以及包括第二栅电极、第二源电极、第二漏电极以及第二沟道形成区的第二晶体管。第一沟道形成区包含与第二沟道形成区不同的半导体材料。第一驱动电路在存储单元的每个列中包括K位的锁存器部、具有K位的多路复用器的写入电路以及读取电路。K位的计数器连接到读取电路，并且K位的锁存器部连接到写入电路、读取电路。上述半中，源极线能够连接到第一源电极，位线能够连接到第一漏电极及第二漏电极，栅极线能够连接到第二栅电极，并且第一栅电极能够连接到第二源电极。此外,上述中,第一晶体管可以为P沟道晶体管,第二晶体管可以为n沟道晶体管。或者，上述中，第一晶体管可以为n沟道晶体管，第二晶体管可以为n沟道晶体管。上述中，第二晶体管的第二沟道形成区可以使用氧化物半导体形成。上述中，可以在位线与源极线之间并联连接包括存储单元之一的多个存储单元。或者，可以在位线与源极线之间串联连接包括存储单元之一的多个存储单元。上述中，读取电路可以包括负载、读出放大器以及NAND电路，读出放大器能够连接到NAND电路的一个输入，存储器读取线能够连接到NAND电路的另一个输入，并且K位的锁存器部能够连接到NAND电路的输出。上述中，电位产生电路能够连接到第一驱动电路和第二驱动电路的每一个。上述中，K位的计数器能够电连接到K位的锁存器部的输入。注意，虽然上述晶体管有时包含氧化物半导体，但是本专利技术并不局限于此。可使用能够实现可与氧化物半导体的断态电流特性相当的断态电流特性的材料，例如诸如碳化硅之类的宽能隙材料(具体来说其能隙Eg大于3 eV的半导体材料)。注意，本说明书等中的诸如“上”或“下”之类的术语不一定表示一个组件“直接”放置在另一个组件“上”或“下”。例如，“栅极绝缘层上的栅电极”可以表示在栅极绝缘层与栅电极之间有另一种组件的情况。诸如“上”及“下”之类的术语只不过是用来说明的方便而已。另外，本说明书等中诸如“电极”或“布线”之类的术语并不限制组件的功能。例如，“电极”有时能够用作“布线”的一部分，反之亦然。再者，术语“电极”或“布线”能够包括多个“电极”或“布线”按照集成方式来形成的情况。当使用相反极性的晶体管时或者当电流流动方向在电路操作中改变时，“源极”和“漏极”的功能有时互相调换。因此，术语“源极”和“漏极”在本说明书等中能够互相调换。注意，在本说明书等中的术语“电连接”包括组件通过“具有任何电功能的物体”来连接的情况。对于“具有任何电功能的物体”没有特别的限制，只要电信号能够在通过该物体连接的组件之间传送并接收即可。“具有任何电功能的物体”的示例既是电极和布线，又是诸如晶体管、电阻器、电感器、电容器之类的开关元件和具有本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.08.06 JP 2010-178168;2011.05.13 JP 2011-108191.一种半导体装置，包括 包括mXn个存储单元的存储单元阵列； 驱动电路；以及 电位产生电路， 其中，所述存储单元之一包括 包括第一栅电极、第一源电极、第一漏电极以及第一沟道形成区的第一晶体管；以及 包括第二栅电极、第二源电极、第二漏电极以及第二沟道形成区的第二晶体管， 所述第一沟道形成区包含与所述第二沟道形成区的材料不同的半导体材料， 所述驱动电路在所述存储单元的每个列中包括K位的锁存器部及具有K位的多路复用器的写入电路， 并且，所述写入电路连接到所述电位产生电路及所述K位的锁存器部。2.根据权利要求1所述的半导体装置，其中所述第一晶体管为P沟道晶体管，并且所述第二晶体管为η沟道晶体管。3.根据权利要求1所述的半导体装置，其中所述第二晶体管的所述第二沟道形成区包含氧化物半导体。4.一种半导体装置，包括 包括mXn个存储单元的存储单元阵列； 第一驱动电路； 第二驱动电路； 电位产生电路； 位线； 源极线；以及 栅极线， 其中，所述存储单元之一包括 包括第一栅电极、第一源电极、第一漏电极以及第一沟道形成区的第一晶体管；以及 包括第二栅电极、第二源电极、第二漏电极以及第二沟道形成区的第二晶体管， 所述第一沟道形成区包含与所述第二沟道形成区的材料不同的半导体材料， 所述第一驱动电路在所述存储单元的每个列中包括K位的锁存器部及具有K位的多路复用器的写入电路， 并且，所述写入电路连接到所述电位产生电路及所述K位的锁存器部。5.根据权利要求4所述的半导体装置， 其中，所述源极线连接到所述第一源电极， 所述位线连接到所述第一漏电极及所述第二漏电极， 所述栅极线连接到所述第二栅电极， 并且，所述第一栅电极连接到所述第二源电极。6.根据权利要求4所述的半导体装置，其中所述第一晶体管为P沟道晶体管，并且所述第二晶体管为η沟道晶体管。7.根据权利要求4所述的半导体装置，其中所述第二晶体管的所述第二沟道形成区包含氧化物半导体。8.根据权利要求4所述的半导体装置，其中在所述位线与所述源极线之间，包括所述存储单元之一的多个存储单元并联连接。9.根据权利要求4所述的半导体装置，其中在所述位线与所述源极线之间，包括所述存储单元之一的多个存储单元串联连接。10.根据权利要求4所述的半导体装置，其中所述电位产生电路连接到所述第一驱动电路及所述第二驱动电路。11.一种半导体装置，包括 包括mXn个存储单元的存储单元阵列； 第一驱动电路； 第二驱动电路； K位的计数器(K是自然数)； 电位产生电路； 位线； 源极线；以及 栅极线， 其中，所述存储单元之一包括 包括第一栅电极、第一源电极、第一漏电极以及第一沟道形成区的第一晶体管；以及 包括第二栅电极、第二源电极、第二漏电极以及第二沟道形成区的第二晶体管， 所述第一沟道形成区包含与所述第二沟道形成区的材料不同的半导体材料， 所述第一驱动电路在所述存储单元的每个列中包括K位的锁存器部及读取电路， 所述K位的计数器连接到所述读取电路， 并且，所述读取电路连接到所述K位的锁存器部。12.根据权利要求11...

【专利技术属性】
技术研发人员：长塚修平，松崎隆德，井上广树，加藤清，
申请(专利权)人：株式会社半导体能源研究所，
类型：
国别省市：