本发明专利技术涉及集成电路领域，尤其涉及一种提高数模转换器非线性失真性能的方法及装置。所述方法包括：将零相位的基频数字信号x输入N路处理单元，每一路处理单元同时对x进行处理，得到包含高次谐波的N个模拟信号，所述高次谐波对应N个处理单元有N个不同的相位，其中N为至少大于2的整数；将所述N个模拟信号相加求和，得到最终输出的模拟信号y，其基频信号零相位，高次谐波信号被抵消。综上，本发明专利技术提供的方法和装置，将数模转换后产生的高次谐波，通过N路相位的搬移处理，再求和相加，得到了纯基频信号，有效地提高了非线性失真性能。
【技术实现步骤摘要】
本专利技术涉及集成电路领域，尤其涉及一种提高数模转换器非线性失真性能的方法及装置。
技术介绍
数模转换器是电子系统中的常用器件，其功能为将数字信号转换成对应的模拟信号，其传输特性可表示为I = kx，其中，X为输入的数字信号，y为输出的模拟信号，在转换过程中，由于电路器件的非理想特性，实际出来的模拟信号会出现失真，如图1所示，其传 输特性可表示为y = klx+k2x2+k2x3+. . . +knx11 ------------------------------式 I从频域角度来说，当输入ー个频率为w的数字信号给数模转换器，实际出来的模拟信号包含w、2w、3w、...nw频率的信号，其中w频率的信号为基频，是理想的输出信号，其余的信号如2w、3w称为高次谐波，通常来说其谐波的幅度随频率増加迅速減少，所以通常只考虑幅度较大的谐波，如2w和3w谐波，也称为二次和三次谐波。非线性失真通常用通过电路的二次谐波和三次谐波的幅度与基频信号的幅度的比值来表征，其值越小，代表非线性失真越小。式2表示输入的数字信号X为ー单频余弦信号cos (wt)，而数模转换器为ニ阶非线性系统，则输出的模拟信号中包含w、2w、3w三个频率的信号。y = klcos (wt) +k2cos2 (wt) +k3cos3 (wt)= (kl+k3*3/4)cos(wt)+k2/2*cos(2wt)+k3/4*cos (3wt) -------式 2由于电子器件的非线性是固有的，所以数模转换器都存在非线性，并且受エ艺和材料限制，非线性失真在小到一定程度后很难进一歩減少，所以非线性失真是数模转换器性能的重要指标。
技术实现思路
本专利技术所要解决的技术问题是，如何减小数模转换器中非线性失真的问题。为解决上述技术问题，本专利技术提出了一种提高数模转换器非线性失真性能的方法，包括将零相位的基频数字信号X输入N路处理単元，每一路处理单元同时对X进行处理，得到包含高次谐波的N个模拟信号，所述高次谐波对应N个处理単元有N个不同的相位，其中N为至少大于2的整数；将所述N个模拟信号相加求和，得到最终输出的模拟信号y，其基频信号零相位，高次谐波信号被抵消。另外，本专利技术还提出了另ー种提高数模转换器非线性失真性能的装置，包括并联的N路处理単元，用于改变数模转换器的输出模拟量中的高次谐波信号的相位，每路处理单元对高次谐波相位的改变值不同；求和器，用于将N路处理単元中输出的各模拟信号进行求和，以保留模拟信号中的基频信号，消除高次谐波信号。综上，本专利技术提供方法和装置，将数模转换后产生的高次谐波，通过N路相位的搬移处理，再求和相加，得到了纯基频信号，有效地提高了非线性失真性能。附图说明图1是本专利技术实施例一提高数模转换器非线性失真性能的方法流程图；图2是本专利技术实施例一所述处理単元内部处理流程图；图3是本专利技术实施例ニ提高数模转换器非线性失真性能的装置框图； 图4是本专利技术实施例ニ所述处理单元的内部结构图；图5是本专利技术实施例ニ消除2次和3次谐波的装置框图。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进ー步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。实施例一參见图1，本专利技术提出了一种提高数模转换器非线性失真性能的方法，包括S1:将零相位的基频数字信号X输入N路处理単元，每一路处理单元同时对X进行处理，得到包含高次谐波的N个模拟信号，所述高次谐波对应N个处理単元有N个不同的相位，其中N为至少大于2的整数；S2 :将所述N个模拟信号相加求和，得到最终输出的模拟信号y，其基频信号零相位，高次谐波信号被抵消。參见图2，在本实施例中，所述第i处理单元包括依次串联的第i正移相器、第i数模转换器、第i反移相器，所述每一路处理单元同时对X的处理步骤具体如下SlOl :将数字信号X输入所述第i正移相器，得到带有正相位的基频数字信号Zi，其中i为I至N的任意值；S102 :将数字信号Zi输入所述第i数模转换器，得到模拟信号ai，其基频、高次谐波信号都包含了正相位；S103 :将模拟信号ai再输入所述第i反移相器，得到模拟信号bi，其基频信号零相位，高次谐波信号包含了正相位。需要说明的是所述每路处理单元中的正移相器和反移相器对输入信号搬移的相位相同、但符号相反。需要说明的是所述相邻的两个处理单元中的正移相器所移动的相位之差为360度除以N。优选地，所述N为3，则第I路正移相器移动的相位为小I，第2路正移相器移动的相位为小2，第3路正移相器移动的相位为小3;小1与小2、￠2与￠3之间相差120度。參见图5，现用一具体实施例对上述方法进行详细说明，假设N = 3 (I)计算第一处理器的输出信号bl 零相位的基频数字信号X为ー个频率为w的余弦信号吋，即X = cos (wt)-----------式 3经过第一正移相器处理后的输出信号为zl = cos (wt+ I)-----------式 4经过具有ニ阶非线性的数模转换器处理后的输出信号为将式4带入式2，al = (kl+k3*3/4) cos (wt+伞 I)+k2/2^cos (2wt+2^=伞 I)+k3/4*cos (3wt+3* ホ I)-----------式 5·经过第一反移相器处理后的输出信号为bl = (kl+k3*3/4) cos (wt)+k2/2*cos (2wt+ 伞 I)+k3/4*cos (3wt+2* ホ I)-----------式 6从式6可以看到，输出的模拟信号bl中的基频信号为Cos(Wt)与输入信号X相位相同，bl中的二次谐波cos(2wt+(j)l)比输入信号X相位滞后ホl，bl中的三次谐波比输入信号X相位滞后2ホI。(2)计算第二、第三处理器的输出信号b2、b3 因为第二、第三处理器和第一处理器的工作原理完全相同，所以第二、第三处理器输出的信号为b2 = (kl+k3*3/4) cos (wt)+k2/2*cos (2wt+ 伞 2)+k3/4*cos (3wt+2* ホ 2)-----------式 7b3 = (kl+k3*3/4) cos (wt)+k2/2*cos (2wt+ 3)+k3/4*cos (3wt+2* ホ 3)-----------式 8(3)对第一、第二、第三处理器的输出信号求和，得到最终模拟信号yy = bl+b2+b3= 3* (kl+k3*3/4) cos (wt)+k2/2*cos (2wt+ ホ I) +k2/2*cos (2wt+ ホ 2) +k2/2*cos (2wt+ 3)+k3/4*cos (3wt+2* ホ I) +k3/4*cos (3wt+2* ホ 2) +k3/4*cos (3wt+2* 3)-----------式 9其中，基频信号为ml= 3* (kl+k3*3/4) cos (wt)，二次谐波信号为m2 = k2/2*cos (2wt+ ホ I) +k2/2*cos (2wt+ ホ 2) +k2/2*cos (2wt+ 3)----------式 10三次谐波信号为m3 = k3/4*cos (3wt+2* ホ I) +k3/4*cos (3wt+2* ホ 2) 本文档来自技高网...
【技术保护点】
一种提高数模转换器非线性失真性能的方法，其特征在于，包括：将零相位的基频数字信号x输入N路处理单元，每一路处理单元同时对x进行处理，得到包含高次谐波的N个模拟信号，所述高次谐波对应N个处理单元有N个不同的相位，其中N为至少大于2的整数；将所述N个模拟信号相加求和，得到最终输出的模拟信号y，其基频信号零相位，高次谐波信号被抵消。
【技术特征摘要】
1.一种提高数模转换器非线性失真性能的方法，其特征在于，包括 将零相位的基频数字信号X输入N路处理单元，每一路处理单元同时对X进行处理，得到包含高次谐波的N个模拟信号，所述高次谐波对应N个处理单元有N个不同的相位，其中N为至少大于2的整数； 将所述N个模拟信号相加求和，得到最终输出的模拟信号y，其基频信号零相位，高次谐波信号被抵消。2.如权利要求1所述的方法，其特征在于，所述第i处理单元包括依次串联的第i正移相器、第i数模转换器、第i反移相器，所述每一路处理单元同时对X的处理步骤具体如下 将数字信号X输入所述第i正移相器，得到带有正相位的基频数字信号zi，其中i为I至N的任意值； 将数字信号Zi输入所述第i数模转换器，得到模拟信号ai，其基频、高次谐波信号都包含了正相位； 将模拟信号ai再输入所述第i反移相器，得到模拟信号bi，其基频信号零相位，高次谐波信号包含了正相位。3.如权利要求1所述的方法，其特征在于，所述每路处理单元中的正移相器和反移相器对输入信号搬移的相位相同、但符号相反。4.如权利要求1所述的方法，其特征在于，所述相邻的两个处理单元中的正移相器所移动的相位之差为360...
【专利技术属性】
技术研发人员：秦玲，
申请(专利权)人：深圳市九洲电器有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。