精确校准及自平衡的超级结器件的制备方法技术

本发明专利技术涉及精确校准及自平衡的超级结器件的制备方法。本发明专利技术公开了一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区。该方法包含：第一步，生长一个第一外延层，然后在外延层上方制备一个第一硬掩膜层；第二步，利用第一植入掩膜，打开多个植入窗口，并且利用第二植入掩膜，闭锁一部分植入窗口，以植入交替导电类型的多个掺杂区，在第一外延层中相互邻近；第三步，重复第一步和第二步，利用相同的第一和第二植入掩膜，制备多个外延层，每个外延层都用交替导电类型的掺杂区植入。然后，在外延层顶部进行器件制备工艺，在交替导电类型的掺杂区上方，通过扩散过程，合并交替导电类型的掺杂区，作为外延层中的掺杂立柱。

【技术实现步骤摘要】

本专利技术涉及垂直半导体功率器件。具体地，涉及制备带有超级结结构的垂直半导体功率器件改良的可制造性的结构及制备方法，用于高压应用。
技术介绍
传统的制备技术和器件结构，要凭借超级结结构很低的串联电阻，来进一步提高击穿电压的话，仍然遇到制造性方面的困难与局限。由于制备带有超级结结构特点的传统高压器件，如今遇到了难以满足的更加严格的处理工艺的难题，所以限制了高压半导体功率器件的实际应用。确切地说，当目标值RdsA从20莫姆/平方厘米降至10莫姆/平方厘米时，容许的电荷平衡变化从30%降至10%。然而，由于用于掺杂外延层的N电荷发生变化，使传统的技术无法满足这种要求。当使用传统的双植入工艺制备超级结时，掺杂外延层的N 电荷发生的变化可以控制在1%至2%之内。然而，由于在控制掺杂物植入的对准时临界尺寸(CD)发生变化，尤其是对于小尺寸器件更是如此，所以当利用传统制备工艺进行多植入掩膜时，电荷的变化会增大10%至20%。外延层中N电荷的变化不可控制，也不能进一步降低，这都会对超级结的性能造成不良影响。图1A表示Chen所提出的专利5，216，275中所述的半导体功率器件。该半导体功率器件位于超级结结构上，作为由N和P掺杂区构成的复合缓冲(CB)层。然而，超级结结构中P-掺杂区和N-掺杂区之间电荷的变化，明显超出了如今现代器件的应用的要求。例如，权利要求书中所提及的一项，用掺杂物掺杂含有第一和第二半导体区的半导体功率器件，第一半导体区中有效掺杂物浓度的总电荷，没有超过第二半导体区中有效掺杂物浓度总电荷的50%。因此，Chen所提出的方案无法满足这种器件上更加严格的器件要求。图1B表示Deboy在美国专利6，960, 798中所提出的另一种超级结器件。如图1B所示，超级结结构的晶胞设计剖面图具有一个漏极D、一个源极S以及一个栅极G、n+导电半导体衬底(n-Sub)l、一个n-导电半导体区13、n-导电层3，以及源极S下方的n_导电区4和P-导电区5。例如，所述的补偿的程度在+30%至-20%之间，因此在n-掺杂和p-掺杂之间，补偿程度“0”显示为正补偿。这时“p-栏”中的掺杂变化系数为3，而“n-栏”中的掺杂是恒定的。即使通过上述补偿，仍然无法满足现有器件中更加严格的设计窗口要求。图1C表示利用传统制备工艺制成的多外延超级结结构的剖面图。该方法包括第一步，在N-衬底310上生长一个第一 N-外延层320-1 ;第二步，利用第一植入掩膜300，打开多个植入窗口 315，在第一 N-外延层320-1中植入多个P-掺杂区330-1 ;重复第一步和第二步，在第一 N-外延层(n-Epi ) 320-1上制备第二 N-外延层320-2等等。扩散P-掺杂区，合并P-掺杂区330，作为N-外延层320中的掺杂立柱。然而，在这种方法中，控制掺杂物植入对准时临界尺寸(CD)的变化，会使总电荷的变化增大。由于超级结器件可以大幅降低半导体功率器件的导通电阻，因此这种功率器件对于在节省功率方面有要求的器件，尤其是对于便携式电子器件，是十分有必要的。因此，在功率半导体器件的设计及制备领域中，仍然需要提出在超级结结构上制备功率器件的新型器件结构及制备方法，从而解决上述困难与局限。
技术实现思路
本专利技术的一个方面在于，提出了一种新型、改良的半导体功率器件结构和制备方法，制备可选导电类型的掺杂立柱，在漂流区中使电荷平衡，更加准确地控制掺杂区的临界尺寸，以降低掺杂区中电荷的变化。确切地说，同时限定P-植入和N-植入窗口，有效抑制临界尺寸不平衡所产生的负面效果，以免导致电荷不平衡。限定植入窗口的硬掩膜可以通过氧化层、光致抗蚀剂或带有通过层限定并打开的植入窗口的其他材料制备。确切地说，本专利技术的一个方面在于，提出了一种新型、改良的半导体功率器件结构和制备方法，在外延漂流区中，制备掺杂立柱，用于电荷平衡，这是通过在生长多外延层的工艺中持续使用P-植入掩膜和N-植入掩膜，重复植入P-掺杂区和N-掺杂区，使立柱对准 的变化降低，并且更加严格地控制P和N立柱的临界尺寸，以减小这些可选导电类型的掺杂立柱中总电荷的变化。本专利技术的一个较佳实施例主要提出了一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区。该方法包含第一步，在半导体衬底上生长一个第一外延层，然后在外延层上方制备一个第一硬掩膜层；第二步，利用第一植入掩膜，打开多个植入窗口，并且利用第二植入掩膜，闭锁一部分植入窗口，以植入交替导电类型的多个掺杂区，在第一外延层中相互邻近；第三步，重复第一步和第二步，利用相同的第一和第二植入掩膜，制备多个外延层，每个外延层都用交替导电类型的掺杂区植入。在另一个实施例中，该制备方法还包含，在外延层顶部进行器件制备工艺，在交替导电类型的掺杂区上方，通过扩散过程，合并交替导电类型的掺杂区，作为外延层中的掺杂立柱。此外，本专利技术提出了一种在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区。该方法包含首先，在外延层上方制备一个第一硬掩膜层，然后利用第一植入掩膜打开多个第一组植入窗口，然后用第一导电类型的掺杂离子进行多次植入，以便在外延层中制成第一导电类型的多个掺杂区；第二步，制备一个第二硬掩膜层，填充在第一组植入窗口中，然后平整化第二硬掩膜层，除去第一硬掩膜层，以制备第二组植入窗口，并通过第二导电类型的掺杂离子进行多次植入，在外延层中制备第二导电类型的多个掺杂区；第三步，重复第一步和第二步，利用相同的第一和第二植入掩膜，制备多个外延层，每个外延层都用相反导电类型的掺杂区植入。在另一个实施例中，该制备方法还包含，在外延层顶部进行器件制备工艺，在交替导电类型的掺杂区上方，通过扩散过程，合并交替导电类型的掺杂区，作为外延层中的掺杂立柱。此外，本专利技术提出了一种在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区。该方法包含步骤I在掺杂第一导电类型的第一外延层上方制备一个第一硬掩膜层，然后利用第一植入掩膜打开多个第一组植入窗口，然后用第二导电类型的掺杂离子进行植入，以便在第一外延层中制成第二导电类型的多个掺杂区；步骤2除去第一硬掩膜，制备第二导电类型的第二外延层，然后在第二外延层上方制备一个第二硬掩膜层，利用第二植入掩膜，打开多个第二组植入窗口，在第二外延层中植入第一导电类型的掺杂离子，以便制备多个第一导电类型的掺杂区，在垂直方向上，在第一外延层中第二导电类型的两个掺杂区之间；以及步骤3重复步骤I和步骤2，利用相同的第一和第二植入掩膜，制备多个交替导电类型的外延层，植入每个外延层，以制备导电类型与外延层的导电类型下方的掺杂区。在一个较佳实施例中，该方法还包括在顶部外延层上，进行器件制备工艺，在第一和第二导电类型交替的掺杂区上方；并且通过扩散工艺，使交替导电类型的掺杂区合并，作为外延层中的掺杂立柱。本专利技术还提出了一种在半导体衬底上的半导体功率器件，半导体衬底承载着一个漂流区，漂流区包括多个交替导电类型的外延层，在垂直方向上交替堆栈，以及多个P和N垂直立柱，在与垂直方向垂直的水平方向上相互交替排布。在一个实施例中，每个外延层都包括多个空间分离的掺杂区，其导电类型与外延层的导电类型相反，其中不同外延层中相同导电类本文档来自技高网...

【技术保护点】
一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区，其特征在于，该方法包含：?步骤1，在半导体衬底上生长一个第一外延层，然后在外延层上方制备一个第一硬掩膜层；步骤2，利用第一植入掩膜，在硬掩膜中打开多个植入窗口，并且植入第一导电类型的掺杂物，构成多个第一导电类型的空间分离的掺杂区；步骤3，利用硬掩膜上方的第二植入掩膜，闭锁一部分植入窗口，以植入第二导电类型的多个掺杂区，第二导电类型与第一导电类型相反，第一导电类型掺杂区和第二导电类型掺杂区在第一外延层中互相交替排布；并且步骤4，重复步骤1至3，利用相同的第一和第二植入掩膜，制备多个外延层，植入每个外延层，制成导电类型交替的掺杂区，这些掺杂区在每个外延层中相互交替排布。

【技术特征摘要】
2011.09.27 US 13/200,6831.一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区，其特征在于，该方法包含 步骤I，在半导体衬底上生长一个第一外延层，然后在外延层上方制备一个第一硬掩膜层； 步骤2，利用第一植入掩膜，在硬掩膜中打开多个植入窗口，并且植入第一导电类型的掺杂物，构成多个第一导电类型的空间分离的掺杂区； 步骤3，利用硬掩膜上方的第二植入掩膜，闭锁一部分植入窗口，以植入第二导电类型的多个掺杂区，第二导电类型与第一导电类型相反，第一导电类型掺杂区和第二导电类型掺杂区在第一外延层中互相交替排布；并且 步骤4，重复步骤I至3，利用相同的第一和第二植入掩膜，制备多个外延层，植入每个外延层，制成导电类型交替的掺杂区，这些掺杂区在每个外延层中相互交替排布。2.如权利要求1所述的方法，其特征在于，该方法还包含 在交替导电类型的掺杂区上方的外延层顶部进行器件制备工艺；并且 通过扩散过程，合并交替导电类型的掺杂区，形成外延层中的掺杂立柱。3.如权利要求2所述的方法，其特征在于，在步骤3中，第二导电类型的植入，对第一导电类型逆反掺杂。4.如权利要求2所述的方法，其特征在于，步骤2还包含在硬掩膜层上方使用掩膜，交替覆盖硬掩膜层上的开口。5.一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区，其特征在于，该方法包含 步骤I，在第一外延层上方制备一个第一硬掩膜层，然后利用第一植入掩膜打开多个第一组植入窗口，然后用第一导电类型的掺杂离子进行离子植入，以便在第一外延层中制成第一导电类型的多个掺杂区； 步骤2，制备一个第二硬掩膜层，填充在第一组植入窗口中，然后平整化第二硬掩膜层，除去第一硬掩膜层，以制备第二组植入窗口，并通过第二导电类型的掺杂离子进行离子植入，在第一外延层中制备第二导电类型的多个掺杂区，第一导电类型掺杂区和第二导电类型掺杂区相互交替排布；并且 步骤3，重复步骤I和步骤2，利用相同的第一和第二植入掩膜，制备多个外延层，植入每个外延层，在每个外延层中制备相互靠近的第一和第二导电类型相互交替的掺杂区。6.如权利要求5所述的方法，其特征在于，该方法还包含 在交替第一和第二导电类型的掺杂区上方的外延层顶部进行器件制备工艺；并且 通过扩散过程，合并交替导电类型的掺杂区，形成外延层中的掺杂立柱。7.一种用于在半导体衬底上制备半导体功率器件的方法，半导体衬底承载着由外延层构成的漂流区，其特征在于，该方法包含 步骤1，在第一外延层上方制备一个第一导电类型的第一硬掩膜层，然后利...

【专利技术属性】
技术研发人员：管灵鹏，马督儿·博德，安荷·叭剌，李亦衡，陈军，何佩天，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：