一种危机应急处理多核心微控制器仲裁架构及其工作模式制造技术

本发明专利技术公开了一种危机应急处理多核心微控制器仲裁架构，包括：多核心微控制器，实现处理微控制器中的数据；非挥发性存储器与非挥发寄存器文件单元，用于保存或恢复多核心微控制器的数据与寄存器数据；挥发性公用存储单元，用于存储多核心微控制器的数据；输入输出接口控制单元，其用于控制多核心微控制器的输入输出；仲裁逻辑单元，其用于对多核心微控制器的核心进行仲裁。本发明专利技术不限制系统性能的提升，当发生危机时，多个核心中保持奇数个核心并通过冲裁协调共同处理危机。本发明专利技术还提出了危机应急处理多核心微控制器仲裁架构的工作模式。

【技术实现步骤摘要】

本专利技术涉及一种集成电路，尤其是涉及一种危机应急处理多核心微控制器仲裁架构及其工作模式。
技术介绍
多核处理器是将多个相同功能的核心集成在同一个芯片内，整个芯片作为一个统一的结构对外提供服务，输出性能。多核处理器首先通过集成多个单线程处理核心或者集成多个同时多线程处理核心，使得整个处理器可同时执行的线程数或任务数是单处理器的数倍，这极大地提升了处理器的并行性能。其次，多个核集成在片内，极大地缩短了核间的互连线，核间通信延迟变低，提高了通信效率，数据传输带宽也得到提高。再者，多核结构有效共享资源，片上资源的利用率得到了提高，功耗也随着器件的减少得到了降低。最后，多核结构简单，易于优化设计，扩展性强。这些优势最终推动了多核的发展并逐渐取代单处理器成为主流。在个人电脑、服务器、智能手机等领域，通用多核处理器的应用已经十分普遍了。但是在微控制器领域，多核心处理器的应用才刚刚开始。在一些可靠性要求非常高的应用环境中，往往采用性能比较低但非常可靠的单核心微控制器。为了提高运算的可靠性，往往把同一个任务运算奇数次(如三次)，然后再进行仲裁。这样虽然可以提高微控制器的可靠性，系统的成本也低廉，但却大大降低了系统的性能，而且如果这颗微控制器本身出现了问题，将会造成系统的瘫痪。为了加快系统的运算速度，也可以在系统中使用奇数颗(如三颗)单核心微控制器，如图1所示。每个核心都有独立的存储器，包括程序存储器和数据储存器，以及寄存器文件。四个核心还有共享的存储空间更大的共享存储器，以及与外部其他外设通讯的输入/输出接口控制。现有技术中的三颗单核心微控制器同时处理同样的任务然后再进行仲裁，这样系统的性能成倍的提高，同时系统的成本也会大幅度提高。但是这种系统一旦有一颗出现问题，将无法实现仲裁。所述的前两种系统都是为了微控制器的高可靠性而设计的，但是往往真正需要高可靠性的时刻，即危机时刻，发生的概率非常低(例如远< 1%)。为了发生概率非常低的危机时刻的可靠性，使整个系统始终处在应对危机状态。这种按最差情况设计系统的方法，极大限制了系统性能的提升。
技术实现思路
本专利技术克服了现有技术高可靠性多核心系统对于性能提升的限制的缺陷，提出了一种危机应急处理多核心微控制器仲裁架构及其处理方法。本专利技术选用偶数个核心的多核心处理单元，在正常工作模式下各核心各自工作，不限制系统系能的提升。当发生危机时，多个核心中保持奇数个核心，通过冲裁逻辑单元的协调共同处理危机。本专利技术的偶数个核心中，即使一个核心出错仍能通过仲裁逻辑单元协调各核心之间的工作，使整个系统保持高可靠性运行。本专利技术提出了一种危机应急处理多核心微控制器仲裁架构，包括多核心微控制器，其为数量为偶数的基于精简指令集或复杂指令集的核心组成的处理单元，实现处理微控制器中的数据；非挥发性存储器，其与所述多核心微控制器中的每个核心独立连接，用于保存或恢复所述多核心微控制器中每个核心的数据；非挥发寄存器文件单元，其与所述多核心微控制器中的每个核心独立连接，用于保存或恢复所述多核心微控制器中每个核心的数据；挥发性公用存储器，其与所述多核心微控制器连接，用于存储所述多核心微控制器中的公用数据；输入输出接口控制单元，其与所述多核心微控制器及挥发性公用存储器连接，用于控制所述多核心微控制器的输入输出；仲裁逻辑单元，其与所述多核心微控制器连接，用于对所述多核心微控制器中的多核心处理数据进行仲裁。其中，所述非挥发性存储器单元包括程序存储器与数据存储器。其中，所述非挥发性存储器和非挥发寄存器文件均是位级的非挥发存储器和非挥发寄存器文件，其每一个比特既具有通常存储器或寄存器文件功能的通常存储单元，又具有非挥发存储单元。其中，所述位级非挥发存储器和非挥发寄存器文件中通常存储单元中的数据可以存入相应的非挥发存储单元，非挥发存储单元中的数据也可以恢复到相应的通常存储单元中。本专利技术还提出了一种危机应急处理多核心微控制器仲裁架构的工作模式，包括正常工作模式，所述多核心微控制器处于全速并行工作状态，所述多核心微控制器中的每个核心分别处理不同的任务；危机工作模式，当所述多核心微控制器检测到危机时，所述多核心微控制器根据处理核心的性能或预先设定的规则关闭奇数个核心，所述多核心微控制器所剩的其它奇数核心同时处理一个任务，并由所述仲裁逻辑单元对处理结果进行仲裁；恢复工作模式，在处理完所述危机后，所述多核心微控制器恢复至所述全速并行工作状态。其中，所述危机工作模式包括数据保存步骤，当所述多核心微控制器检测到危机时，所述多核心微控制器将所述非挥发性存储器和非挥发寄存器文件中通常存储单元的数据保存到相应的非挥发存储单元中；动态调整步骤，所述多核心微控制器对所述核心进行检测，若其中的核心出现损坏或性能降低的情况，通过所述仲裁逻辑单元关闭所述核心；若核心均未出现损坏或性能降低的情况，所述多核心微控制器通过仲裁逻辑单元按照预先设定的规则关闭奇数个核心;逻辑仲裁步骤；所述多核心微控制器剩余的其它奇数核心在所述仲裁逻辑单元的协调下共同处理同一个任务，并由所述仲裁逻辑单元对处理结果进行仲裁。其中，所述恢复工作模式包括数据恢复步骤，所述多核心微控制器的核心发出数据恢复控制信号将所述非挥发性存储器和非挥发寄存器文件中非挥发存储单元中的数据恢复到对应的通常存储单元中，所述多核心微控制器中各个核心的存储器数据和寄存器数据得到恢复；工作恢复步骤，所述仲裁逻辑单元打开所述多核心微控制器中的所有核心，所述多核心微控制器中核心根据所述恢复的存储器数据与寄存器数据进入全速并行工作状态。本专利技术在正常工作模式下各核心各自工作，不限制系统系能的提升。当发生危机时，多个核心中保持奇数个核心，通过冲裁逻辑单元的协调共同处理危机。本专利技术选用的偶数个核心中，即使一个核心出错仍能通过仲裁逻辑单元协调各核心之间的工作，使整个系统保持高可靠性运行。当检测到危机时，本专利技术通过非挥发性存储设备保存核心的数据。在核心处理完危机后，核心可以读取非挥发性存储设备中的数据，使核心恢复至处理危机前的状态，保证系统能够恢复至正常运行状态。附图说明图1是现有技术中三核心微控制器的示意图。图2是本专利技术多核心微控制器仲裁架构的示意图。图3是本专利技术处理方法的流程图。图4是本专利技术危机工作步骤的流程图。图5是本专利技术恢复工作步骤的流程图。图6是具体实施本专利技术处理方法的流程示意图。具体实施例方式结合以下具体实施例和附图，对本专利技术作进一步的详细说明。实施本专利技术的过程、条件、实验方法等，除以下专门提及的内容之外，均为本领域的普遍知识和公知常识，本专利技术没有特别限制内容。如图1-5所示。1-多核心微控制器，2-非挥发性存储器，3-非挥发寄存器文件，4-挥发性公用存储器，5-输入输出接口控制单元，6-仲裁逻辑单元。本专利技术的危机应急处理多核心微控制器仲裁架构，如图2所示，包括多核心微控制器1，其为数量为偶数的基于精简指令集或复杂指令集的核心组成的处理单元，实现处理微控制器中的数据。非挥发性存储器2，其与多核心微控制器I中的每个核心独立连接，包括程序存储器与数据存储器，用于保存或恢复多核心微控制器I中每个核心的数据。非挥发寄存器文件3，其与多核心微控制器I中的每个核心独立连接，用于保存或恢复多核心微控制器的寄存器数据。挥发性本文档来自技高网...

【技术保护点】
一种危机应急处理多核心微控制器仲裁架构，其特征在于，包括：多核心微控制器(1)，其为数量为偶数的基于精简指令集或复杂指令集的核心组成的处理单元，实现处理微控制器中的数据；非挥发性存储器(2)，其与所述多核心微控制器(1)中的每个核心独立连接，用于保存或恢复所述多核心微控制器(1)中每个核心的数据；非挥发寄存器文件(3)，其与所述多核心微控制器(1)中的每个核心独立连接，用于保存或恢复所述多核心微控制器的数据；挥发性公用存储器(4)，其与所述多核心微控制器(1)连接，用于存储所述多核心微控制器(1)中的公用数据；输入输出接口控制单元(5)，其与所述多核心微控制器(1)及挥发性公用存储器(4)连接，用于控制所述多核心微控制器(1)的输入输出；仲裁逻辑单元(6)，其与所述多核心微控制器(1)连接，用于对所述多核心微控制器(1)中的多核心处理数据进行仲裁。

【技术特征摘要】
1.一种危机应急处理多核心微控制器仲裁架构，其特征在于，包括 多核心微控制器(I)，其为数量为偶数的基于精简指令集或复杂指令集的核心组成的处理单元，实现处理微控制器中的数据； 非挥发性存储器(2)，其与所述多核心微控制器(I)中的每个核心独立连接，用于保存或恢复所述多核心微控制器(I)中每个核心的数据； 非挥发寄存器文件(3)，其与所述多核心微控制器(I)中的每个核心独立连接，用于保存或恢复所述多核心微控制器的数据； 挥发性公用存储器(4)，其与所述多核心微控制器(I)连接，用于存储所述多核心微控制器(I)中的公用数据； 输入输出接口控制单元(5)，其与所述多核心微控制器(I)及挥发性公用存储器(4)连接，用于控制所述多核心微控制器(I)的输入输出； 仲裁逻辑单元￠)，其与所述多核心微控制器(I)连接，用于对所述多核心微控制器(I)中的多核心处理数据进行仲裁。2.如权利要求1所述危机应急处理多核心微控制器仲裁架构，其特征在于，所述非挥发性存储器(2)包括程序存储器与数据存储器。3.如权利要求1所述危机应急处理多核心微控制器仲裁架构，其特征在于，所述非挥发性存储器(2)和非挥发寄存器文件(3)均是位级的非挥发存储器和非挥发寄存器文件，其每一个比特既具有通常存储器或寄存器文件功能的通常存储单元，又具有非挥发存储单J Li ο4.如权利要求3所述的危机应急处理多核心微控制器仲裁架构，其特征在于，所述位级非挥发存储器和非挥发寄存器文件中通常存储单元中的数据可以存入相应的非挥发存储单元，非挥发存储单元中的数据也可以恢复到相应的通常存储单元中。5.一种危机应急处理多核心微控制器仲裁架构的工作模式，其特征在于，包括 正常工作模式，所述多核心微控制器(I)处于全速并行工作状态，所述多核心微控制器(I)中的每个核心分别处...

【专利技术属性】
技术研发人员：亢勇，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：