一种危机应急处理多核心微控制器仲裁架构及其工作模式制造技术

本发明专利技术公开了一种危机应急处理多核心微控制器仲裁架构，包括：多核心微控制器，实现处理微控制器中的数据；非挥发性存储器与非挥发寄存器文件单元，用于保存或恢复多核心微控制器的数据与寄存器数据；挥发性公用存储单元，用于存储多核心微控制器的数据；输入输出接口控制单元，其用于控制多核心微控制器的输入输出；仲裁逻辑单元，其用于对多核心微控制器的核心进行仲裁。本发明专利技术不限制系统性能的提升，当发生危机时，多个核心中保持奇数个核心并通过冲裁协调共同处理危机。本发明专利技术还提出了危机应急处理多核心微控制器仲裁架构的工作模式。

【技术实现步骤摘要】

本专利技术涉及一种集成电路，尤其是涉及一种危机应急处理多核心微控制器仲裁架构及其工作模式。
技术介绍
多核处理器是将多个相同功能的核心集成在同一个芯片内，整个芯片作为一个统一的结构对外提供服务，输出性能。多核处理器首先通过集成多个单线程处理核心或者集成多个同时多线程处理核心，使得整个处理器可同时执行的线程数或任务数是单处理器的数倍，这极大地提升了处理器的并行性能。其次，多个核集成在片内，极大地缩短了核间的互连线，核间通信延迟变低，提高了通信效率，数据传输带宽也得到提高。再者，多核结构有效共享资源，片上资源的利用率得到了提高，功耗也随着器件的减少得到了降低。最后，多核结构简单，易于优化设计，扩展性强。这些优势最终推动了多核的发展并逐渐取代单处理器成为主流。在个人电脑、服务器、智能手机等领域，通用多核处理器的应用已经十分普遍了。但是在微控制器领域，多核心处理器的应用才刚刚开始。在一些可靠性要求非常高的应用环境中，往往采用性能比较低但非常可靠的单核心微控制器。为了提高运算的可靠性，往往把同一个任务运算奇数次(如三次)，然后再进行仲裁。这样虽然可以提高微控制器的可靠性，系统的成本也低廉，但本文档来自技高网...

【技术保护点】
一种危机应急处理多核心微控制器仲裁架构，其特征在于，包括：多核心微控制器(1)，其为数量为偶数的基于精简指令集或复杂指令集的核心组成的处理单元，实现处理微控制器中的数据；非挥发性存储器(2)，其与所述多核心微控制器(1)中的每个核心独立连接，用于保存或恢复所述多核心微控制器(1)中每个核心的数据；非挥发寄存器文件(3)，其与所述多核心微控制器(1)中的每个核心独立连接，用于保存或恢复所述多核心微控制器的数据；挥发性公用存储器(4)，其与所述多核心微控制器(1)连接，用于存储所述多核心微控制器(1)中的公用数据；输入输出接口控制单元(5)，其与所述多核心微控制器(1)及挥发性公用存储器(4)连接...

【技术特征摘要】
1.一种危机应急处理多核心微控制器仲裁架构，其特征在于，包括 多核心微控制器(I)，其为数量为偶数的基于精简指令集或复杂指令集的核心组成的处理单元，实现处理微控制器中的数据； 非挥发性存储器(2)，其与所述多核心微控制器(I)中的每个核心独立连接，用于保存或恢复所述多核心微控制器(I)中每个核心的数据； 非挥发寄存器文件(3)，其与所述多核心微控制器(I)中的每个核心独立连接，用于保存或恢复所述多核心微控制器的数据； 挥发性公用存储器(4)，其与所述多核心微控制器(I)连接，用于存储所述多核心微控制器(I)中的公用数据； 输入输出接口控制单元(5)，其与所述多核心微控制器(I)及挥发性公用存储器(4)连接，用于控制所述多核心微控制器(I)的输入输出； 仲裁逻辑单元￠)，其与所述多核心微控制器(I)连接，用于对所述多核心微控制器(I)中的多核心处理数据进行仲裁。2.如权利要求1所述危机应急处理多核心微控制器仲裁架构，其特征在于，所述非挥发性存储器(2)包括程序存储器与数据存储器。3.如权利要求1所述危机应急处理多核心微控制器仲裁架构，其特征在于，所述非挥发性存储器(2)和非挥发寄存器文件(3)均是位级的非挥发存储器和非挥发寄存器文件，其每一个比特既具有通常存储器或寄存器文件功能的通常存储单元，又具有非挥发存储单J Li ο4.如权利要求3所述的危机应急处理多核心微控制器仲裁架构，其特征在于，所述位级非挥发存储器和非挥发寄存器文件中通常存储单元中的数据可以存入相应的非挥发存储单元，非挥发存储单元中的数据也可以恢复到相应的通常存储单元中。5.一种危机应急处理多核心微控制器仲裁架构的工作模式，其特征在于，包括 正常工作模式，所述多核心微控制器(I)处于全速并行工作状态，所述多核心微控制器(I)中的每个核心分别处...

【专利技术属性】
技术研发人员：亢勇，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：