一种配置PCIE端口的方法、装置和设备制造方法及图纸

本发明专利技术适用于总线接口领域，提供了一种配置PCIE端口的方法、装置和设备，所述方法包括：接收CPU发送的标识信号；根据接收的所述标识信号，获取所述CPU的PCIE端口信息；控制多路选择器MUX芯片根据所述PCIE端口信息进行CPU选通；控制所述MUX芯片根据所述选通的结果进行PCIE端口连接。本发明专利技术实施例，通过获取CPU的类型标识信号，识别CPU的型号，进而获取CPU提供的PCIE端口信息，控制MUX芯片进行CPU选通并与选通的CPU进行连接，从而实现了EP设备可以与不同CPU的PCIE端口的自适应和连接，即实现了PCIE端口的灵活配置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术属于总线接口领域，尤其涉及一种配置PCIE端口的方法、装置和设备。
技术介绍
高速外设组件互连(PeripheralComponent Interconnect Express,简称 PCIE)是最新的总线与接口标准，CPU (Central Processing Unit,简称CPU)通过PCIE端口与显卡、内存等端点(endpoint，简称EP)设备进行连接。不同的CPU可能会提供不同的PCIE端口资源，即可能会有不同的PCIE端口数量，以及支持不同PCIE端口类型的通道(英文为lane)，例如CPU型号A只支持PCIe1. O类型的通道，可以支持81ane，只有一个PCIe控制器；而CPU型号B，可以支持PCIe 2. O类型的通道，能支持4 lane，有两个PCIe控制器。显卡、内存等EP设备要适应不同PCIE端口资源的CPU，即需要适应CPU不同数量的PCIE端口和PCIE端口不同类型的通道，而现有技术只能在硬件设置时完成PCIE端口的配置，并不能灵活配置PCIE端口，以很好的实现显卡、内存等EP设备适应不同的CPU。
技术实现思路
本专利技术实施例的目的在于提供一本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种配置高速外设组件互连PCIE端口的方法，其特征在于，所述方法包括以下步骤接收中央处理器CPU发送的标识信号，所述标识信号包含用来指明所述CPU的型号的信息；根据接收的所述标识信号，获取所述CPU的PCIE端口信息，所述PCIE端口信息包括 PCIE端口数量、PCIE端口类型、PCIE端口通道数中的一种或几种；控制多路选择器MUX芯片根据所述PCIE端口信息进行CPU选通；控制所述MUX芯片根据所述选通的结果进行PCIE端口连接。2.如权利要求1所述的方法，其特征在于，所述根据接收的所述标识信号，获取所述 CPU的PCIE端口信息，具体为对所述标识信号进行分析，获取所述CPU的型号，根据获取的所述CPU的型号获取所述 CPU的PCIE端口信息。3.如权利要求1所述的方法，其特征在于，所述控制多路选择器MUX芯片根据所述 PCIE端口信息进行CPU选通，具体为优先选择提供的通道数量匹配的CPU ；当CPU提供的通道数量都匹配时选择提供PCIE端口数量多的CPU ；当CPU提供的通道数量都小于需要的通道数量时，优先选通通道数量多的CPU ；当CPU提供的通道数量都大于需要的通道数量时，优先选通通道数量少的CPU。4.如权利要求1所述的方法，其特征在于，所述控制MUX芯片根据所述选通的结果进行 PCIE端口连接的步骤具体为如果所述选通的CPU只提供一个PCIE端口，则控制所述MUX芯片连通所述选通的CPU 的所述PCIE端口 ；或者，如果所述选通的CPU提供了多个PCIE端口，则控制所述MUX芯片连通所述选通的CPU 的所述多个PCIE端中的一个PCIE端口，断开与其他PCIE端口的连通。5.一种配置高速外设组件互连PCIE端口的装置，其特征在于，所述装置包括接收单元，用于接收中央处理器CPU发送的标识信号，所述标识信号包含用来指明所述CPU的型号的信息；PCIE端口信息获取单元，用于根据所述接收单元接收的标识信号，获取所述CPU的 PCIE端口信息，所述PCIE端口信息包括PCIE端口数量、PCIE端口类型、PCIE端口通道数中的一种或几种；选通单元，用于控制多路选择器MUX芯片根据所述PCIE端口信息获取单元获取的PCIE 端口信息进行CPU选通；连接单元，用于控制所述MUX芯片根据所述选通单元选通的结果进行PCIE端口连接。6.如权利要求5所述的装置，其特征在于，通过对所述标识信号进行分析，获取所述 CPU的型号，根据获取的所述CPU的型号获取所述CPU的PCIE端口信息。7.如权利要求...

【专利技术属性】
技术研发人员：罗雁云，刘华伟，
申请(专利权)人：华为技术有限公司，
类型：
国别省市：