本发明专利技术公开了一种读出装置，适用于包括复数存储胞行的存储器阵列。读出装置包括复数第一感测放大器群组、第二感测放大器群组、以及输出单元。每一第一感测放大器群组选择性地产生第一感测输出信号。第二感测放大器群组产生第二感测输出信号。输出单元根据页面位址信号而选择性地输出复数第一感测输出信号及第二感测输出信号中一者。于读出操作期间，读出装置自一行群组中读出数据至复数第一感测放大器组。当页面位址信号表示起始输入位址时，读出自行群组中对应起始输入位址的特定行组的起始位址数据传送至第二感测放大器群组以产生第二感测输出信号。
【技术实现步骤摘要】
本专利技术系有关于一种存储器系统，特别是有关于一种适用于该存储器系统的读出装置，其具有新的数据感测架构。
技术介绍
在一存储器系统中，为了要提高读写存储器的工作效率，习知技术采用了页面读取缓冲的规格来读取存储器的数据，以有效地提高平均读取速率，并提高存储器系统整体性能。在页面读取缓冲的规格中，需要复数个页面缓冲器来对一个页面进行读取。为了使所有的页面缓冲器能任意且快速地自存储器读取数据，因此需要设置一组高速感测放大器，且这组高速感测放大器的数量等于页面缓冲器的数量。但是多个高速感测放大器的设置导致了高电流及高杂讯，甚至影响到高速感测放大器的操作速度。此外，随着一个页面尺寸的增加，使得页面缓冲器的数量也增加，因此，高速感测放大器的数量也必须增加。大量的高速感测放大器的面积也导致存储器系统的耗能增加。因此，期望一种存储器系统及其读取单元，能改善习知技术的缺点。
技术实现思路
本专利技术提供一种读出装置，适用于存储器阵列。此存储器阵列包括复数存储胞行。读出装置包括复数第一感测放大器群组、一第二感测放大器群组、以及一输出单元。每一第一感测放大器群组选择性地产生第一感测输出信号。第二感测放大器群组产生第二感测输出信号。输出单元耦接复数第一感测放大器群组及第二感测放大器群组，用以暂存复数第一感测测输出信号以及第二感测输出信号，且根据页面位址信号而选择性地输出复数第一感测输出信号以及第二感测输出信号中一者。于一读出操作期间，读出装置根据行位址信号而自复数忆胞行中一行群组中读出数据至复数第一感测放大器组，且行群组包括复数特定行组。于读出操作期间，当页面位址信号表示起始输入位址时，读出自对应起始输入位址的特定行组的数据作为一起始位址数据，起始位址数据传送至第二感测放大器群组，且第二放大器群组根据起始位址数据来产生第二感测输出信号。附图说明图1表不根据本专利技术一实施例的存储器系统；图2表示图1的存储器系统的控制单元；以及图3表示根据本专利技术另一实施例的存储器系统。主要元件符号说明I 存储器系统；10 存储器阵列；11 读出装置；20 触发电路；21 取样及箝制电路；22 比较器；23 起始输入位址解码器；24 页面位址解码器；IlO1-1lOp 读取-写入多工器；111 快速读取-页定址写入多工器；112,-112, 低功率感测放大器群组；113 高速感测放大器群组；114 输出单元；115 控制单元；116 行解码器；117 输出缓冲器；300 冗余读取-写入多工器；301 高速感测放大器群组；302 冗余输出单元；303 冗余数据多工器；304 校正控制单元；ADD 1ST 起始输入位址；Bred 冗余行位元；D303 校正数据；OSAL1-OSALn, OSAH 感测输出信号；OUT 输出数据；S20 触发信号；S301 校正感测输出信号；Sca 行位址信号；Spa 页面位址信号；S115A、S115B、S116 控制信号；S115C 旗标信号；S304 校正控制信号；SAL1-SALn 低功率感测放大器；SAH1-SAHn 高速感测放大器；SEN 校正致能信号。具体实施例方式为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。在页面读取缓冲的规格中，于对于一个页面的读取操作一开始时，需要较多时间去读出第一笔数据，而在同一页面中后续的数据则可较快速地读出，其读出时间大约是第一笔数据的读出时间的1/4或1/5。本专利技术的存储器系统提出一种新的读出装置的架构，利用一高速感测放大器群组来读出一个页面的第一笔数据，而后续的数据则利用复数低功率感测放大器群组来读出，藉此能快速读取一个页面的数据，且与习知技术比较起来具有较低的能量消耗。图1系表示根据本专利技术一实施例的存储器系统。如图1所示，存储器系统I包括存储器阵列10以及读出装置11。存储器阵列10包括复数存储胞行。在一个页面的读出操作期间，读出装置11根据行位址信号seA而自复数存储胞行中一行群组中读出一个页面的数据。此行群组又区分成P个特定行组(P为正整数)，以分P次来读出一个页面的数据，且每一次读出N个位元(N为正整数)；换句话说，一个页面区分成P笔数据来读出，且每一笔被读出的数据有N个位元。为了符合页面读取缓冲的规格，读出装置11包括复数读取-写入多工器IlO1-1lOp以及复数低功率感测放大器群组112^114。读取-写入多工器IlO1-1lOp根据行位址信号SeA而分别耦接一个页面的行群组中的P个特定行组。低功率感测放大器群组IU1-1Up分别耦接读取-写入多工器IlO1-1KV此外，读出装置11也包括一快速读取-页定址写入多工器111、一高速感测放大器群组113、一输出单元114、一控制单元115、一行解码器116、以及一输出缓冲器117。每一低功率感测放大器群组112^11 具有N个低功率感测放大器SAL1-SALn,且高速感测放大器群组113具有N个高速感测放大器SAH1-SAH,。在以下实施例中，将以一个页面的读取操作期间来说明读出装置11的操作。参阅图1，行解码器116接收行位址信号Sca且对行位址信号Sca进行解码以产生控制信号S116。行位址信号^^系表示读出装置11正读取哪一页面。因此，读取-写入多工器IlO1-1lOp受控于由行位址信号ScaK衍生获得的控制信号S116，以分别耦接正被读取页面的行群组中的P个特定行组。例如，读取-写入多工器IlO1耦接读取页面的行群组中的排列第一的特定行组，读取-写入多工器IlOp耦接读取页面的行群组中的排列第P的特定行组。低功率感测放大器群组IU1-1lA分别耦接读取-写入多工器IlO1-1KV在读出操作期间中，读取-写入多工器IlO1-1lOp将自存储器阵列10中所读取的P笔数据分别传送至低功率感测放大器群组IU1-1Up,其中，如上所述，每一笔数据具有N位元。每一低功率感测放大器群组IU1-1Up的低功率感测放大器SAL1-SALn根据接收的N位元数据而产生N位元的感测输出信号，根据图1，控制单元115接收页面位址信号SPA。页面位址信号Spa可指示P个位址，分别对应一个页面的P个特定行组。因此，在一个页面的读取操作期间，页面位址信号Spa改变以分别指示P个位址。控制单元115根据页面位址信号Spa来产生控制信号S115A至快速读取-页定址写入多工器111以及低功率感测放大器群组112^11 ,且产生控制信号S115B及旗标信号S115C至输出单元114。其中，控制信号S115B随着页面位址信号Spa每次的改变而变化。快速读取-页定址写入多工器111与低功率感测放大器群组IU1-1lA受控于控制信号S115A。当页面位址信号Spa系表示一起始输入位址时，在被读取页面的行群组中对应起始输入位址的数据作为起始位址数据，且快速读取-页定址写入多工器111根据控制信号S115A来耦接起始位址数据所处的特定行组所耦接的读取-写入多工器。需注意，此处所指的起始输入位址并非一定指示P个特定行组中排列第一的特定行组，而是指在一个页面的读取操作中首先要执行读取的特定行组，有可能是排列第二、第三等等的特定行组。在此实施例中，假设起始输入位址是指排列第二的特定行组。当页面位址信本文档来自技高网...
【技术保护点】
一种读出装置，适用于一存储器阵列，其特征在于，所述的存储器阵列包括复数存储胞行，所述的读出装置包括：复数第一感测放大器群组，每一所述的第一感测放大器群组选择性地产生一第一感测输出信号；一第二感测放大器群组，产生一第二感测输出信号；以及一输出单元，耦接所述的第一感测放大器群组及所述的第二感测放大器群组，用以暂存所述的第一感测测输出信号以及所述的第二感测输出信号，且根据一页面位址信号而选择性地输出所述的第一感测输出信号以及所述的第二感测输出信号中一者；其中，于一读出操作期间，所述的读出装置根据一行位址信号而自所述的存储胞行中一行群组中读出数据至所述的第一感测放大器组，且所述的行群组包括复数特定行组；以及其中，于所述的读出操作期间，当所述的页面位址信号表示一起始输入位址时，读出自对应所述的起始输入位址的所述的特定行组的数据作为一起始位址数据，所述的起始位址数据传送至所述的第二感测放大器群组，且所述的第二放大器群组根据所述的起始位址数据来产生所述的第二感测输出信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：林宏学，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。