本发明专利技术属于矩阵匹配技术领域，具体涉及一种二维矩阵匹配方法及电路。本发明专利技术的二维矩阵匹配方法步骤为构建小矩阵存储模块，构建包括大矩阵存储模块A和大矩阵存储模块B的大矩阵存储模块，小矩阵存储模块与大矩阵存储模块A进行匹配，整合匹配结果，完成匹配运算。本发明专利技术的二维矩阵匹配电路包括小矩阵存储模块控制电路和大矩阵存储模块控制电路，大矩阵存储模块控制电路包括大矩阵存储模块A控制电路和大矩阵存储模块B控制电路。本发明专利技术解决的技术问题是现有二维矩阵匹配方法需要设置运算缓存区，抽取控制过于复杂；现有二维矩阵匹配电路浪费大量块内存资源。本发明专利技术取得了简化数据抽取过程、减少块内存资源浪费的有益效果。
【技术实现步骤摘要】
—种二维矩阵匹配方法及电路
本专利技术属于矩阵匹配
，具体涉及一种二维矩阵匹配方法及电路。
技术介绍
在图像处理、模式识别和信息搜索等众多领域，都需要应用二维矩阵的匹配运算。 常用的匹配运算包括绝对差、均方差和积相关等方法，在实际中会根据具体应用，从精度、 效率和通用性三个方面衡量以选择较优的算法·。虽然匹配算法有所不同，但归根结底都是两个二维矩阵对应点的遍历计算，即作为目标的小矩阵与包含所有待匹配数据的大矩阵中所有和上述小矩阵大小相同的子矩阵之间的相关性计算。现有的匹配方法中，需要预先开辟出一个二维小矩阵、一个二维大矩阵和一个与小矩阵大小相同的二维运算缓存区，每一次匹配运算都需要从大矩阵中截出与小矩阵同样大小的子矩阵放入运算缓存区，数据的抽取控制非常复杂，如图1所示。实现上述匹配方法的电路中，因为二维存储空间由多个一维内存构造而成，在硬件实现中，每构造一个一维内存，即使内存容量很小(通常小于1K)，都要独占一个块内存(4K以上)，浪费了大量宝贵的块内存资源；因为每一次匹配运算都需要从大矩阵内存中截出与小矩阵同样大小的子矩阵放入运算缓存区，导致需要较多的时钟周期才能完成相应的操作，降低了运算速度。
技术实现思路
本专利技术需要解决的技术问题是现有二维矩阵匹配方法需要设置运算缓存区，抽取控制过于复杂；现有二维矩阵匹配电路浪费大量块内存资源。本专利技术的技术方案如下所述一种二维矩阵匹配方法，包括以下步骤步骤1.构建小矩阵存储模块；步骤2.构建大矩阵存储模块，其包括大矩阵存储模块A和大矩阵存储模块B ;步骤3.小矩阵存储模块与大矩阵存储模块A进行匹配；步骤4.整合匹配结果，完成匹配运算。其具体步骤如下所述步骤1.构建小矩阵存储模块小矩阵存储模块为mXn 二维存储矩阵，用于存储I mXn#目标数据； 步骤2.构建大矩阵存储模块大矩阵存储模块用于存储待匹配的所有数据，其包括两个子存储模块大矩阵存储模块A和大矩阵存储模块B ;其中，大矩阵存储模块A为mXN 二维存储矩阵，初始时刻用于存储第I (mXN)#待匹配数据；大矩阵存储模块B为一维存储矩阵用于存储第 (mXN+1) (Μ X N) #待匹配数据；步骤3.小矩阵存储模块与大矩阵存储模块A进行匹配步骤3.1.第I次匹配步骤3.1.1.第I次匹配中，小矩阵存储模块与大矩阵存储模块A中和小矩阵存储模块同样大小的所有子矩阵进行匹配运算；步骤3. 1.2.大矩阵存储模块A进行数据替换，替换方式为取出大矩阵存储模块 B的前N个数据覆盖大矩阵存储模块A的第I行数据；步骤3.1. 3.进行步骤3.1. 2的同时，小矩阵存储模块进行行变换；变换方式为 上一行数据移动至下一行，第m行数据移动至第I行；步骤3. 2.第i次匹配(i > I):步骤3. 2.1.小矩阵存储模块与大矩阵存储模块A中和小矩阵存储模块同样大小的所有子矩阵进行匹配运算；步骤3. 2. 2.判断大矩阵存储模块B是否还有未被取出的数据如果大矩阵存储模块B没有未被取出的数据，则跳过步骤3中的剩余步骤，直接进行步骤4 ;如果大矩阵存储模块B有未被取出的数据，则对大矩阵存储模块A进行数据替换；替换方式为取出大矩阵存储模块B未被取出过的数据中的前N个数据，覆盖大矩阵存储模块A前一次被替换的数据所在行的下一行数据，若前一次被替换的数据所在行为第m行，则覆盖大矩阵存储模块A 经前一次数据替换后的第I行数据；步骤3. 2. 3.进行步骤3. 2. 2的同时，小矩阵存储模块进行行变换；变换方式为 上一行数据移动至下一行，第m行数据移动至第I行；步骤4.整合匹配结果，完成匹配运算。一种用于上述二维矩阵匹配方法的二维矩阵匹配电路，其包括小矩阵存储模块控制电路和大矩阵存储模块控制电路，大矩阵存储模块控制电路包括大矩阵存储模块A控制电路和大矩阵存储模块B控制电路。小矩阵存储模块控制电路包括m个块内存和m个二选一电路，分别标识为I m# 块内存和I m# 二选一电路，块内存和二选一电路交互排列，串联成闭合回路i#块内存的输入为i# 二选一电路的输出，i#块内存的输出与初始数据共同作为(i+1)# 二选一电路的两路 输入(I < i < m) ;m#块内存的输入为m# 二选一电路的输出块内存的输出与初始数据共同作为1# 二选一电路的两路输入；上述块内存均采用统一的读、写时钟，读、写地址，和读使能信号；每个块内存设有独立的写使能信号。大矩阵存储模块B控制电路为一块内存，其输入为二维矩阵匹配方法中大矩阵存储模块B所存储的待匹配数据，输出与大矩阵存储模块A控制电路相连接；所述块内存设有独立的读、写地址和读、写使能信号。大矩阵存储模块A控制电路包括m个块内存和m个二选一电路，分别标识为I m#块内存和I m# 二选一电路，i# 二选一电路(I彡i彡m)的一路输入为大矩阵存储模块B控制电路块内存的输出，另一路输入为二维矩阵匹配方法中大矩阵存储模块A初始时刻未经数据替换前第i行的目标数据；i# 二选一电路的输出为i#块内存；大矩阵存储模块 A控制电路的所有块内存均采用统一的读、写时钟，读、写地址，和读使能信号，大矩阵存储模块A控制电路的每个块内存设有独立的写使能信号。本专利技术的有益效果为(I)本专利技术的二维矩阵匹配方法无需建立运算缓冲区，简化了数据抽取过程；(2)由于无需建立运算缓冲区，本专利技术的二维矩阵匹配电路仅需要在构造小矩阵存储模块和大矩阵存储模块A时使用，且大矩阵存储模块A无需包含所有数据，这种设计减少了块内存的使用量，极大减少了块内存资源的浪费；(3)不需要对大矩阵中指定的数据进行抽取和转存操作，在运算过程中，只需要按行将数据不断从大矩阵存储模块B中搬到大矩阵存储模块A中即可满足运算要求，大幅度提高了运算速度。附图说明图1为现有二维矩阵匹配方法示意图2为本专利技术的二维矩阵匹配方法示意图3为本专利技术的二维矩阵匹配方法大矩阵存储模块数据替换过程；图4为本专利技术的二维矩阵匹配方法小矩阵存储模块行行转换过程；图5为本专利技术的二维矩阵匹配电路中小矩阵存储模块电路；图6为本专利技术的二维矩阵匹配电路中大矩阵存储模块电路。具体实施方式下面结合附图和实施例对本专利技术的二维矩阵匹配方法及电路进行介绍。设目标的数据数量为mX η个，所有待匹配的数据数量为MXN个，其中M>m，N>Πο本专利技术的二维矩阵匹配方法具体包括以下步骤步骤1.构建小矩阵存储模块 如图2所示,构造一个可保存η个元素的一维存储向量,复制m个上述存储向量, 共同构成一个mXn大小的二维存储矩阵，S卩小矩阵存储模块，用于存储I mXn#目标数据。步骤2.构建大矩阵存储模块如图2所示，大矩阵存储模块用于存储待匹配的所有数据，其包括两个子存储模块大矩阵存储模块A和大矩阵存储模块B。其中，构造一个可保存N个元素的一维存储向量，复制m个上述存储向量，共同构成一个mXN大小的二维存储矩阵，即大矩阵存储模块A， 初始时刻用于存储第I (mXN)#待匹配数据；构建一维存储矩阵，即大矩阵存储模块B， 用于存储第(mXN+1) (MXN)#待匹配数据。步骤3.小矩阵存储模块与大矩阵存储模块A进行匹配小矩阵存储模块和大矩阵存储模块A行数相同，可以完成一次行遍历匹配运算， 即小矩阵与大矩阵A相对应的行的本文档来自技高网...
【技术保护点】
一种二维矩阵匹配方法，其特征在于：包括以下步骤：步骤1.构建小矩阵存储模块；步骤2.构建大矩阵存储模块，其包括大矩阵存储模块A和大矩阵存储模块B；步骤3.小矩阵存储模块与大矩阵存储模块A进行匹配；步骤4.整合匹配结果，完成匹配运算。
【技术特征摘要】
【专利技术属性】
技术研发人员：王可，曾永红，叶旭鸣，
申请(专利权)人：中国航天科工集团第三研究院第八三五七研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。