一种应用于8位灰度图像匹配的高性能并行乘加电路制造技术
A high performance parallel multiply and add circuit for 8 bit gray scale image matching
The invention belongs to the technical field of hardware design, in particular to a high performance parallel multiply and add circuit used for matching 8 bit gray scale images. The circuit of the invention comprises a matching circuit, a data combination circuit, a XtremeDSP, a data splitting circuit and an accumulation circuit. The present invention solves the technical problem that the product correlation matching circuit uses too many DSP resources in the prior art, and the parallel multiplication and addition operation performance is the same as that of the traditional circuit when the half circuit DSP resources of the traditional circuit are occupied.
【技术实现步骤摘要】
一种应用于8位灰度图像匹配的高性能并行乘加电路
本专利技术属于硬件设计
，具体涉及一种应用于8位灰度图像匹配的高性能并行乘加电路。
技术介绍
在图像处理、模式识别和信息搜索等众多领域，都需要对图像进行匹配运算，来考察图像的相关性，其中，8位灰度图像是最常见的图像格式。对于匹配算法，常用的有绝对差、均方差和积相关等多种，在这些算法中，积相关匹配算法具有精度高、适应性强、鲁棒性好等优点，得到了广泛应用。在工程实践中多采用去均值归一化积相关。积相关图像匹配运算是指针对一大一小两幅目标图像文件，遍历计算小图与大图中所有和小图大小相同的相关子图之间的归一化积相关系数。设大图和小图基于灰度的数字化二维矩阵分别为A[M][N]和B[m][n]，其中M＞m，N＞n，则归一化积相关系数由式(1)确定：其中u∈[0,M-m+1)、v∈[0,N-n+1)，和是相关子图和小图的灰度均值：为保证积相关算法精度，通常将式(1)-(3)转化为式(4)：从式(4)可以看出，积相关算法的计算量很大，主要计算量集中在数目可观的乘法累加运算上，极为耗时。因此，在一些实时性要求很高场合，必须利用高...
【技术保护点】
一种应用于8位灰度图像匹配的高性能并行乘加电路，包括配对电路、加和累加电路，其特征在于：还包括数据组合电路、XtremeDSP和数据拆分电路；配对电路形成小图和大图中与小图相同大小的相关子图的对应点对；数据组合电路对每一个对应点对，形成一个25位数据和一个18位数据，对于所述25位数据：第7位至第0位为相关子图像素点灰度值，第15位至第8位置零值，第23位至第16位为小图像素点灰度值，第24位为符号位；对于所述18位数据：第7位至第0位为相关子图像素点灰度值，第16位至第8位置零值，第17位为符号位；数据组合电路组合而成的25位数据和18位数据输入至XtremeDSP硬核的...
【技术特征摘要】
1.一种应用于8位灰度图像匹配的高性能并行乘加电路，包括配对电路、加和累加电路，其特征在于：还包括数据组合电路、XtremeDSP和数据拆分电路；配对电路形成小图和大图中与小图相同大小的相关子图的对应点对；数据组合电路对每一个对应点对，形成一个25位数据和一个18位数据，对于所述25位数据：第7位至第0位为相关子图像素点灰度值，第15位至第8位置零值，第23位至第16位为小图像素点灰度值，第24位为符号位；对于所述18位数据：第7位至第0位为相关子图像素点灰度值，第16位至第8位置零值，第17位为符号位；数据组合电路组合而成的25位数据和18位数据输入至XtremeDSP硬核的乘法输入端，输出一个42位数据；数据拆分电路将所述42位数据拆分成三个数据：1#数据为第15位到第0位数据，2#数据为第31位到第16位数据，3#数据为第41位至到第32位数据；加和累加电路分别对每一个对应点对的1#数据进行加和累加、对每一个对应点对的2#数据进行加和累加。2.根据权利要求1所述的一种应用于8位灰度图像匹配的高性能并行乘加电路，其特征在于：小图的大小为m*n，大图的相关子...
【专利技术属性】
技术研发人员：王可，叶旭鸣，曾永红，
申请(专利权)人：中国航天科工集团第三研究院第八三五七研究所，
类型：发明
国别省市：天津,12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。