本发明专利技术提供基准电压电路，其产生温度依赖性小、低压（1.25V以下）的恒压。该基准电压电路具备：带隙电压产生电路，其具有两个PN结，并输出基于任意一个PN结的电压（Vk）和基于两个PN结的电压差的电流（Ik）；以及对电压（Vk）进行分压的分压电路，分压电路利用输入的电流（Ik）对分压电压进行校正并作为基准电压进行输出。
【技术实现步骤摘要】
本专利技术涉及产生温度依赖性小的恒压的基准电压电路。
技术介绍
以往，作为产生温度依赖性小的恒压的基准电压电路，公知有产生与硅的带隙值大致相等的电压的带隙基准电压电路(例如 ，参考专利文献I)。图4是示出以往的带隙基准电压电路的结构图。以往的带隙基准电压电路具备PN结401、PN结402、电阻值为Rl的电阻器403、晶体管404、晶体管405、晶体管406、与电阻器403同种类型(相同的温度特性)且电阻值为R2的电阻器407、PN结408以及放大器409。PN结401和PN结402的有效面积比(例如阳极/阴极接合面积比)为1:K1的关系。晶体管404和晶体管405由于栅源间电压相等，所以流过基于尺寸比的电流。例如，如果尺寸比为1:1，则晶体管404和晶体管405流过大致相等的电流。此处，以晶体管404和晶体管405的电流大致相等为前提。放大器409控制流过晶体管404和晶体管405的电流，使得电压VA和电压VB相等。此时，流过晶体管405的电流Ib如(I)式所示。Ib = VTX {ln(Kl)}/RL·.. (I)此处，VT是热电压，表示为kT/q。其中，q是单位电子电荷，k是玻尔兹曼常数，T是绝对温度。晶体管406流过基于电流Ib的电流。如果假定晶体管405和晶体管406的尺寸比是1:1、PN结408中产生的电压是Vpn3，则基准电压Vref如(2)式所示。Vref = Vpn3+(R2/Rl) XVTX {ln(Kl)}... (2)由于电压Vpn3具有大约_2. 0mV/°C的负的温度特性，所以第一项示出负的温度特性。由于热电压VT具有正的温度特性，所以第二项示出正的温度特性。对(2)式关于T进行微分，求出使其为O的条件，则如(3)式所示。(R2/R1) X (k/q) X {In (Kl)} = O. 002... (3)因此，如果将(R2/R1)设定为满足(3)式，则能够实现温度依赖性小的基准电压Vref0这样，得到了产生温度依赖性小的电压的基准电压电路。专利文献1:日本特开2008-305150号公报但是，在以往的带隙基准电压电路中，根据式(2)和(3)，基准电压Vref大约为1. 25V。因此，存在这样的问题无法使工作电压成为受其限制的电压以下。
技术实现思路
本专利技术是为了解决上述的各种问题而完成的，实现产生温度依赖性小、且更低的电压的基准电压电路。本专利技术的基准电压电路构成为，具备带隙电压产生电路，其具有两个PN结，并输出基于PN结的电压Vk和基于两个PN结的电压差的电流Ik ;以及对电压Vk进行分压的分压电路，分压电路利用输入的电流Ik对分压电压进行校正并作为基准电压进行输出。根据本专利技术的基准电压电路，能够提供产生温度依赖性小、且低压的基准电压的基准电压电路。附图说明图1是示出第一实施方式的基准电压电路的结构图。图2是示出第二实施方式的基准电压电路的结构图。图3是示出第三实施方式的基准电压电路的结构图。图4是示出以往的带隙基准电压电路的结构图。标号说明100带隙电压产生电路；101分压电路；12、31a、32b、409放大器。具体实施例方式图1至图3是示出本实施方式的基准电压电路的结构图。本实施方式的基准电压电路具备带隙电压产生电路100和分压电路101。带隙电压产生电路100根据两个PN结(有效面积比例如阳极/阴极接合面积比为1:K1的关系)的电压，生成并输出电压Vk和电流Ik。分压电路101根据从带隙电压产生电路100输入的电压Vk和电流Ik，输出基准电压Vref。<第一实施方式>图1示出第一实施方式的基准电压电路的结构图。带隙电压产生电路100具备PN结401和402、电阻器403、晶体管404和405、放大器409和晶体管11。分压电路101具备放大器12、电阻器13和14。晶体管404和PN结401串联地连接在电源和地之间。晶体管405、电阻器403和PN结402串联地连接在电源和地之间。放大器409的反相输入端子与晶体管404和PN结401的连接点连接。放大器409的同相输入端子与晶体管405和电阻器403的连接点连接。放大器409的输出端子与晶体管404、晶体管405、晶体管11的栅极端子连接。此处，作为基于PN结的电压Vk，使用PN结401产生的电压VA。此外，作为基于PN结的电流Ik，使用晶体管11流过的电流，该晶体管11的栅极端子与晶体管404以及晶体管405的栅极端子共同连接。放大器12的同相输入端子被输入电压Vk，输出端子与反相输入端子连接。电阻器13和14串联地连接在放大器12的输出端子和地之间。电阻器13和14的连接点与晶体管11的漏极端子连接，并与基准电压电路的输出端子连接。以下，对本实施方式的基准电压电路的工作进行说明。放大器409控制流过晶体管404和晶体管405的电流，使得电压VA和电压VB相坐寸ο流过晶体管405的电流Ib是PN结401中产生的电压Vpnl和PN结402中产生的电压Vpn2之间的电压差除以电阻器403的电阻值Rl而得到的值。即，基于两个PN结的电压差的电流Ib流过晶体管405。此处，晶体管11和晶体管405由于栅源间电压相等，所以流过基于尺寸比的电流。例如，如果尺寸比为1:1，则晶体管11和晶体管405流过大致相等的电流lb。S卩，在晶体管11中，流过与基于两个PN结的电压差的电流Ib相等的电流Ik。流过晶体管11的电流Ik如(4)式所示。Ik = VTX {ln(Kl)}/RL·.. (4)此处，VT是热电压，表示为kT/q。其中，q是单位电子电荷，k是玻尔兹曼常数常数，T是绝对温度。如果电阻器13的电阻值为R3、电阻器14的电阻值为R4，则电压Vref如(5)式所/Jn οVref = IkX (R3 X R4) / (R3+R4) +Vk X R3/ (R3+R4) = {R3/(R3+R4)} X {(R4/Rl) XVTX {ln(Kl)}+Vk}…(5)在(5)式中，由于热电压VT具有正的温度特性，所以(R4/R1) XVTX {In (K1)}示出正的温度特性。此外，由于VpnI具有大约-2. OmV/ V的负的温度特性，所以Vk示出负的温度特性。因此，如果适当地设定(R4/R1)，则(5)式的{ (R4/R1) XVTX {In (Kl) }+Vk}获得较小的温度依赖性。因此，只要适当地设定{R3/ (R3+R4)}，则基准电压Vref作为对(5)式的{ (R4/R1) XVTX {In (Kl) }+Vk}分压后的结果，可自由地获得绝对值。如上所述，第一实施方式的基准电压电路的基准电压Vref能够作为低压(1. 25V以下)且温度依赖性小的电压而获得。因此，也能降低基准电压电路的工作电压。此外，在第一实施方式的基准电压电路中，采用了用放大器12对电压Vk进行阻抗变换的结构，但在电压Vk的阻抗较低的情况下，也可以采用将电压Vk直接与电阻器14连接的结构。此外，在第一实施方式的基准电压电路中，作为基于PN结的电压Vk，使用了 PN结401中产生的电压VA，但是也可以是电压VB，或其他的电压。此外，在第一实施方式的基准电压电路中，作为产生电压VB的电路，采用了从“地”起按照PN结402和电阻器403本文档来自技高网...
【技术保护点】
一种基准电压电路，其输出基于两个PN结的电压差的恒压，其特征在于，所述基准电压电路具备：带隙电压产生电路，其输出基于所述PN结中的任意一个的电压Vk、和基于所述两个PN结的电压差的电流Ik；以及对所述电压Vk进行分压的分压电路，所述分压电路利用输入的所述电流Ik对分压电压进行校正，作为基准电压进行输出。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：杉浦正一，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。