一种高速ADC接口与GPIO接口相互测试的方法技术

一种高速ADC接口与GPIO接口相互测试的方法，在SOC上，选择8个GPIO口模拟数据线，1个GPIO口模拟时钟线，通过GPIO口不断循环的送出0x1，0x2，0x4，0x8，0x10，0x20，0x40，0x80这8组数据，给HS-ADC的clkin同时灌clk，在每个时钟的上升沿采集数据。时钟的频率只要不超过HS-ADC的最高采样频率就可以。按要求采样了N个字节的数据之后，把数据跟理论上的数据进行对比，看是否一样来判断该SOC的HS-ADC的功能模块是否正常。本发明专利技术减小了测试成本，并增加了测试的可行性。

【技术实现步骤摘要】
—种高速ADC接口与GPIO接口相互测试的方法
本专利技术涉及一种高速ADC接口与GPIO接口相互测试的方法。
技术介绍
高速ADC接口(HS-ADC)在实际应用中是用来采集高速ADC (模数转换器)转换完的数字数据，在SOC (系统级芯片)功能测试领域，为了验证该模块的功能是否完好，对于不包含高速ADC模块的S0C，如果外接高速ADC芯片对该模块的功能进行测试，不仅大大增加了测试的成本，而且相关人员还需要花费较多的时间跟精力去调试外接的高速ADC转换芯片，从很大程度上增加了测试的难度。有鉴于此，本专利技术人针对现有技术的缺陷深入研究，并有本案产生。
技术实现思路
本专利技术所要解决的技术问题在于提供一种高速ADC接口与GPIO接口相互测试的方法，该方法减小了测试成本，并增加了测试的可行性。本专利技术采用以下技术方案解决上述技术问题一种高速ADC接口与GPIO接口相互测试的方法，包括在SOC上，选择8个GPIO口模拟数据线，I个GPIO 口模拟时钟线，第一个时钟的数据为0x01，第二个时钟的数据为0x02,第三个时钟的数据为0x04,第四个时钟的数据为0x08,第五个时钟的数据为0x1本文档来自技高网...

【技术保护点】
一种高速ADC接口与GPIO接口相互测试的方法，其特征在于：包括：在SOC上，选择8个GPIO口模拟数据线，1个GPIO口模拟时钟线，第一个时钟的数据为0x01，第二个时钟的数据为0x02，第三个时钟的数据为0x04，第四个时钟的数据为0x08，第五个时钟的数据为0x10，第六个时钟的数据为0x20，第七个时钟的数据为0x40，第八个时钟的数据为0x80，通过GPIO口不断循环的送出0x1,0x2,0x4,0x8,0x10,0x20,0x40,0x80这8组数据，给SOC的HS?ADC的clkin同时灌clk，在每个时钟的上升沿采集数据；时钟的频率不超过HS?ADC的最高采样频率，按要求采样了...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈燕丽，周敏心，
申请(专利权)人：福州瑞芯微电子有限公司，
类型：发明
国别省市：