一种信号检测装置制造方法及图纸

本实用新型专利技术涉及检测领域，尤其是涉及对被测设备信号流检测的信号检测装置。本实用新型专利技术针对现有技术存在的问题，提出一种信号检测装置，通过DSP芯片与FGPA芯片实现的总线隔离模块、地址译码模块、数据收发器、显示模块配合，对不同的被测设备信号流进行检测，实现信号检测领域的低成本、低功耗的嵌入式应用，方便生产线程进行产品检测与维修闭环信号的方便检测。一种信号检测装置包括DSP芯片、地址译码模块、总线隔离模块、数据收发器、显示模块等。本实用新型专利技术应用于数据检测领域。?（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

一种信号检测装置
本技术涉及检测领域，尤其是涉及对被测设备信号流检测的信号检测装置。技术背景电子产品的设计与生产在大多数情况下是分开的，由于生产方一般不了解产品的设计思路、设计方提供的可检测信号一般又很少，那么生产现场对产品的故障检测、故障定位与维修会特别难以实现。
技术实现思路
本技术所要解决的技术问题是针对现有技术存在的问题，提出一种信号检测装置，通过DSP芯片与FGPA芯片实现的总线隔离模块、地址译码模块、数据收发器、显示模块配合，对不同的被测设备信号流进行检测，实现信号检测领域的低成本、低功耗的嵌入式应用，方便生产线程进行产品检测与维修闭环信号的方便检测。本技术采用的技术方案如下一种信号检测装置包括DSP芯片、地址译码模块、总线隔离模块、数据收发器、显示模块，所述DSP芯片分别与地址译码模块一端、总线隔离模块一端连接，所述地址译码模块另一端、总线隔离模块另一端分别对应与数据收发器第一端口、数据收发器第二端口连接，数据收发器第三端口与被测设备双向通讯连接，数据收发器第四端口与显示模块连接。所述地址译码模块包括与非门、译码器、D触发器，所述DSP芯片分别与与非门一端、译码器一端连接，所述与非门另一端、译码器另一端分别对应与D触发器第一输入端、D 触发器第二输入端连接，D触发器输出端与数据收发器第一端口连接。所述译码器是3-8译码器。所述与非门是五选一与非门。所述数据收发器是缓存器。所述总线隔离模块包括组合逻辑电路、触发器电路、缓存器电路，所述DSP芯片分别与组合逻辑电路、触发器电路一端连接，所述触发器电路另一端与缓存器电路一端连接， 所述缓存器电路另一端与数据收发器第二端口连接。所述总线隔离模块中的触发器电路包括至少一个触发器，所述触发器是D触发器。所述总线隔离模块中的缓存器电路包括至少一个缓存器，所述总线隔离模块中的 D触发器与总线隔离模块中的缓存器一一对应。综上所述，由于采用了上述技术方案，本技术的有益效果是对不同的被测设备信号流进行闭环检测，通过总线隔离模块、地址译码模块将DSP 芯片发送的信号发送给数据接收模块，然后DSP芯片通过数据收发器将待测数据发送至被测设备，若设备接收数据并正常工作，则将返回正确数据至数据收发器进而通过显示模块进行显示。本设计过程实现信号检测领域的低成本、低功耗的嵌入式应用，方便生产线程进行产品检测与维修闭环信号的方便检测。附图说明本技术将通过例子并参照附图的方式说明，其中图I是本技术原理框图；图2是地址译码模块原理框图；图3是总线隔离模块原理框图。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。本装置工作原理通过DSP芯片定时发送地址数据及检测数据信号，如每一秒钟写一次，每读写两次数据(如Oxaa和0X55)作为一个检测周期来检测同一组信号。假设写数据0x55给总线隔离模块，并将地址数据通过地址译码模块选通具体地址后，将地址数据与检测数据共同输入到数据收发器中，数据收发器对数据进行缓存解析后，发送至被测设备，检测被测设备是否正常工作，若被测设备工作过程正常，则返回该检测数据给数据收发器并通过显示模块进行显示。本装置中通过FPGA芯片可设计地址译码模块、总线隔离模块、数据收发器。数据收发器工作原理数据收发器接收总线隔离模块送出的数据并同时接收地址译码数据输出的地址，将总线隔离模块发送的数据发送至地址译码模块选通的被测设备上，如果被测设备工作正常则该数据顺利经过被测设备，并从被测设备数据输出端原样返回给数据收发器，之后送显示模块点亮LED。经过观察LED的显示结果与DSP发送数据对应与否即可判断被测设备正常与否。数据收发器通过缓存器实现。组合逻辑电路组合逻辑电路通过三个输入信号的组合来选通其后的触发器，当其输入多路选通信号组成某个信号值时，组合逻辑电路输出选通正向的触发器，即数据从 DSP流向数据收发单元；否则，选通反方向触发器，即数据由数据收发单元流向DSP。例如 输入信号是xrd信号(读信号)、xwe (写信号)、xcs (片选信号)，则当xrd信号为“I”、xwe 信号为“0”、XCs信号为“O”时，假设其数据位组合是依次由低到高，则三个输入信号组合输入信号是“ 100”，此时，数据从DSP流向数据收发单元；当xrd信号为“O”、xwe信号为“I”、 xcs信号为“O”时，即当三个输入信号组合输入信号是“010”，此时，数据由数据收发单元流向 DSP。五输入与非门与非门就是当五个输入信号全部为“I”时,输出信号为“O” ;其余全部输出信号全部为“ 1”，此电路用于有剩余地址线的状态。显示模块就是通过LED及控制电路实现。地址译码模块工作原理通过将DSP发送的地址数据进行解析并发送至数据收发器选通被测设备需要控制的地址。工作步骤如下I) DSP芯片发送地址数据给地址译码模块通过译码器进行译码处理，送入D触发器地址输入端(D端)、发送片选信号给D触发器片选端(S端)，FPGA供给D触发器时钟输入端(CLK端)，并发送片选信号给D触发器是片选端(S端)，输入译码器的输入信号通过与非门控制后输出是有效使能信号给D触发器(使能端CE端)。2)当D触发器使能端有效，时钟信号有输入，片选信号有效，则DSP输出的地址数据经过译码器译码后选通某一路地址有效，则这个有效地址信号经过D触发器地址输入端输入，并且从D触发器地址输出端(Q端)输出至数据收发器第一端口。总线隔离模块工作原理控制DSP经过FPGA各个电路模块与被测设备间数据的读写，避免总线冲突。工作步骤如下I)通过DSP发送数据信号给触发器数据输入端(D端)，FPGA提供时钟信号给触发器时钟输入端(CLK端)，DSP发送的多路选通信号经过组合逻辑电路后，控制多路触发器。 触发器的个数与缓存器数量一一对应。2)触发器时钟输入信号有效，触发器使能端有效，则DSP发送的数据信号通过触发器的数据输入端后，再通过触发器数据输出端(Q端)输出至缓存器后通过数据总线发送至数据收发器。实施例一如图I所示，一种信号检测装置包括DSP芯片、地址译码模块、总线隔离模块、数据收发器、显示模块，所述DSP芯片分别与地址译码模块一端、总线隔离模块一端连接，所述地址译码模块另一端、总线隔离模块另一端分别对应与数据收发器第一端口、数据收发器第二端口连接，数据收发器第三端口与被测设备双向通讯连接，数据收发器第四端口与显示模块连接。实施例二 如图2所示，在实施例一基础上，所述地址译码模块包括与非门、译码器、D触发器，所述DSP芯片分别与与非门一端、译码器一端连接，所述与非门另一端、译码器另一端分别对应与D触发器第一输入端、D触发器第二输入端连接，D触发器输出端与数据收发器第一端口连接。实施例三在实施例二基础上，所述译码器是3-8译码器。其他应用也可以是其他译码器。实施例四在实施例二或三基础上，所述与非门是五选一与非门。实施例五在实施例二、三或四基础上，所述数据收发器是缓存器。实施例六如图3所示，在实施例一、二、三、四或五基础上，所述总线隔离模块包括组合逻辑电路、触发本文档来自技高网...

【技术保护点】
一种信号检测装置，其特征在于包括DSP芯片、地址译码模块、总线隔离模块、数据收发器、显示模块，所述DSP芯片分别与地址译码模块一端、总线隔离模块一端连接，所述地址译码模块另一端、总线隔离模块另一端分别对应与数据收发器第一端口、数据收发器第二端口连接，数据收发器第三端口与被测设备双向通讯连接，数据收发器第四端口与显示模块连接。

【技术特征摘要】
1.一种信号检测装置，其特征在于包括DSP芯片、地址译码模块、总线隔离模块、数据收发器、显示模块，所述DSP芯片分别与地址译码模块一端、总线隔离模块一端连接，所述地址译码模块另一端、总线隔离模块另一端分别对应与数据收发器第一端口、数据收发器第二端口连接，数据收发器第三端口与被测设备双向通讯连接，数据收发器第四端口与显示模块连接。2.根据权利要求1所述的一种信号检测装置，其特征在于所述地址译码模块包括与非门、译码器、D触发器，所述DSP芯片分别与与非门一端、译码器一端连接，所述与非门另一端、译码器另一端分别对应与D触发器第一输入端、D触发器第二输入端连接，D触发器输出端与数据收发器第一端口连接。3.根据权利要求2所述的一种信号检测装置，其特征在于所述译码器是3-8译码器。4.根据权利...

【专利技术属性】
技术研发人员：詹介秋，
申请(专利权)人：四川九洲电器集团有限责任公司，
类型：实用新型
国别省市：