包含电感器的层叠型电子部件制造技术

层叠型电子部件包含第一层叠体、具备表面配线层并且接合于第一层叠体的第二层叠体；第一层叠体与第二层叠体的配线层互相垂直，第一层叠体具有配置于第一配线层的第一电感器用导体、配置于第二配线层的第二电感器用导体，第二层叠体具有以第一电感器用导体以及第二电感器用导体形成线圈状的电感器的方式在与第一层叠体的接合面上电连接第一电感器用导体的端部和第二电感器用导体的端部的连接导体。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及包含电感器的层叠型电子部件，特别是涉及不使用通孔那样的贯通绝缘层的连接导体而将电感器形成于层叠体内部的技术。
技术介绍
电感器被使用于高频LC滤波电路或共振电路、阻抗匹配(impedance matching) 等各种各样的用途中。另外，为了应对电子部件的小型薄型化以及高功能化的要求而有将电感器形成于陶瓷层叠体的内部来构成各种电子部件或电子模块的情况。图28 图29是表示这样的形成于层叠体的内部的现有的电感器的一个例子的图。 在如这些图所示由遍及多个配线层形成的导体图形而形成电感器的情况下，一直以来，以通孔等的贯通型的连接导体V连接分别形成于层叠体的内部配线层的导体图形2a、2b、2c、 2d、2e、2f、2g，由此，将作为整体而具有螺旋形状的电感器形成于层叠体内部。各个配线层的导体图形2a 2g例如通过将导电膏体印刷于陶瓷生片IlTlh的表面而形成，并在层叠这些多个的生片IlTlh而芯片化之后，通过烧成而获得电子部件。另外，作为公开包含这样的电感器的层叠型电子部件的文献，有下述专利文献。现有技术文献专利文献专利文献I :日本专利申请公开平10-106838号公报专利文献2 :日本专利申请公开2009-170737号公报
技术实现思路
但是，一直以来，对于在层叠体的内部具备电感器来说，如上述图28 图29所示， 另外，如专利文献所述的那样有必要用贯通陶瓷层(生片)的通孔电连接印刷于各个配线层的电感器导体彼此。因此，无法仅由印刷工序进行电感器的形成，且另外需要通孔的开孔加工或将导电膏体填充于孔内的工序，从而会有制造工序变得复杂的困难。另外，现有的使用通孔的线圈状的电感器由构成电感器的上下的导体图形和连接它们的通孔所构成，作为电感器用导体(图形导体)，因为它们不连接且存在通孔与图形导体的连接点，所以在高Q和低损耗化的方面会有不利的一面，因而期望在谋求电子部件的更进一步的特性提高的基础上不使用通孔而能够仅由导体图形构成电感器的新型的电感器构造的提供。特别是近年来，电子器械的多功能 高功能化的进展较为显著，因而要求实现能够对应于此的高Q以及低损耗的电感器。因此，本专利技术的目的在于通过不使用通孔那样的绝缘层贯通型的连接导体而能够在层叠体的内部遍及多层地形成电感器，从而简化包含电感器的层叠型电子部件的制造工序，并进一步提闻电气特性。为了解决所述问题并达到目的，本专利技术所涉及的第一层叠型电子部件是包含具有通过绝缘层而层叠的2层以上的配线层的第一层叠体、具备至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体的第二层叠体的层叠型电子部件；所述第一层叠体的配线层与所述第二层叠体的配线层互相大致垂直，所述第一层叠体具有配置于所述2 层以上的配线层中的第一配线层的第一电感器用导体、配置于所述2层以上的配线层中的第二配线层的第二电感器用导体；所述第二层叠体具有以所述第一电感器用导体以及所述第二电感器用导体形成线圈状的电感器的方式在与所述第一层叠体的接合面上电连接所述第一电感器用导体的端部和所述第二电感器用导体的端部的连接导体。在本专利技术的层叠型电子部件中，电连接配置于层叠体(第一层叠体)内部的不同的配线层的多个电感器用导体而构成线圈状的电感器，并不是如现有的那样由通孔等的贯通绝缘层的层间连接导体连接该电感器用导体彼此，而是以该层叠体(第一层叠体)的配线层与配线层大致垂直的方式由接合于该第一层叠体的第二层叠体连接电感器用导体彼此。该第二层叠体在成为与第一层叠体的接合面的表面上具备配线层，且在该配线层上形成将电感器用导体彼此连接的所述连接导体(图形导体)。于是，通过分别将所述第一电感器用导体的端部和所述第二电感器用导体的端部连接于该连接导体，从而通过连接导体电连接该第一电感器用导体和第二电感器用导体。在第二层叠体中具备的上述连接导体可以由例如印刷导电膏体等的方法形成，根据具有这样的构造的本专利技术，以往需要的通孔的开孔加工或向孔内的导电膏体的填充作业等变得不需要。另外，能够仅由形成于绝缘层的表面的导体图形构成电感器，且可以在层叠体的内部具备高Q以及低损耗的电感器。另外，在上述第一层叠型电子部件中，作为其一个方式，所述第一层叠体具有长方体的整体形状，所述第一电感器用导体在所述第一配线层上被形成为环(loop )状且一个端部以及另一个端部分别露出于与所述第二层叠体的接合面，所述第二电感器用导体在所述第二配线层上以与所述第一电感器用导体大致重叠的方式被形成为环状，一个端部露出于与所述第二层叠体的接合面并且关于所述第一层叠体的层叠方向(在从垂直于第一层叠体的各个配线层的方向观察的时候/以下相同)而被配置于与所述第一电感器用导体的一个端部大致重叠的位置，并且，另一个端部露出于与所述第二层叠体的接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的另一个端部大致重叠的位置，所述连接导体电连接所述第一电感器用导体的另一个端部和所述第二电感器用导体的一个端部。还有，在上述电子部件中，除了第一电感器用导体以及第二电感器用导体之外还具备更多的电感器用导体，通过与所述第一电感器用导体以及第二电感器用导体相同由连接导体连接它们从而作为整体而可以构成I个电感器(关于后面所述的第二到第四的电子部件也相同)。另外，本专利技术的第二层叠型电子部件具备具有通过绝缘层而层叠的4层以上的配线层并且具有长方体的整体形状的第一层叠体、具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体的第二层叠体、具有至少I层的绝缘层和形成于其表面的配线层并且接合于所述第一层叠体的第三层叠体。另外，在该第二层叠型电子部件中， 所述第二层叠体的配线层以及所述第三层叠体的配线层均与所述第一层叠体的配线层大致垂直；在将所述第一层叠体的表面中的接合有所述第二层叠体的面作为第一接合面的时候，所述第三层叠体被接合于作为与该第一接合面相对或者邻接的第一层叠体的表面的第二接合面；在从位于更上层的配线层起依次将包含于所述第一层叠体的4层的配线层作为第一配线层、第二配线层、第三配线层以及第四配线层的时候，所述第一层叠体具有配置于第一配线层的第一电感器用导体、配置于第二配线层的第二电感器用导体、配置于第三配线层的第三电感器用导体、配置于第四配线层的第四电感器用导体。再有，所述第一电感器用导体在所述第一配线层上被形成为环状且一个端部以及另一个端部分别露出于所述第一接合面；所述第二电感器用导体在所述第二配线层上以与所述第一电感器用导体大致重叠的方式被形成为环状且一个端部以及另一个端部分别露出于所述第二接合面；所述第三电感器用导体在所述第三配线层上以与所述第一电感器用导体以及所述第二电感器用导体大致重叠的方式被形成为环状，一个端部露出于所述第一接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的一个端部大致重叠的位置，并且，另一个端部露出于所述第一接合面并且关于所述第一层叠体的层叠方向而被配置于与所述第一电感器用导体的另一个端部大致重叠的位置；所述第四电感器用导体在所述第四配线层上以与所述第一电感器用导体、所述第二电感器用导体以及所述第三电感器用导体大致重叠的方式被形成为环状，一个端部露出于所述第二接合面并且关于所述第一层叠体的层叠方向而被配置本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：木村一成，户莳重光，田端美咲，阿部勇雄，
申请(专利权)人：TDK株式会社，
类型：
国别省市：