过流保护电路制造技术

本实用新型专利技术公开了一种过流保护电路。该电路电压源连接第一PMOS晶体管的源极、第二PMOS晶体管的源极和第三PMOS晶体管的源极；电压输出端连接第二差分放大器的负极输入端和第三PMOS晶体管的漏极，并通过第二电阻接地；第二PMOS晶体管的栅极连接第一PMOS晶体管的漏极和第三PMOS晶体管的栅极，漏极连接NMOS晶体管的漏极和第二差分放大器的正极输入端；NMOS晶体管的源极连接第一差分放大器的负极输入端并通过第一电阻接地，栅极连接第二差分放大器的输出端；第一差分放大器的正极输入端连接参考电压输入端，输出端连接第一PMOS晶体管的栅极。电路结构简单，采用器件减少因此节省了成本并且自身功耗低。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种过流·护电路。
技术介绍
在一些便携式电子电路中，部分的电路所需电流恒定。但是现实中由于供电电源受到各种干扰时常发生，会造成电路的较大波动，对电路造成损害。现有技术的限流电路一般是结构复杂、成本高昂、自身功耗也较大。
技术实现思路
本技术的专利技术目的在于针对上述存在的问题，提供一种过流保护电路。本技术采用的技术方案是这样的一种过流保护电路，该电路包括第一差分放大器、第二差分放大器、第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管、NMOS晶体管、第一电阻和第二电阻。电压源连接至第一 PMOS晶体管的源极、第二 PMOS晶体管的源极和第三PMOS晶体管的源极；电压输出端连接至第二差分放大器的负极输入端和第三PMOS晶体管的漏极，并通过第二电阻接地；第二PMOS晶体管的栅极连接至第一PMOS晶体管的漏极和第三PMOS晶体管的栅极，漏极连接至NMOS晶体管的漏极和第二差分放大器的正极输入端；NM0S晶体管的源极连接至第一差分放大器的负极输入端并通过第一电阻接地，栅极连接至第二差分放大器的输出端；第一差分放大器的正极输入端连接至参考电压输入端，输出端连接至第一PMOS本文档来自技高网...

【技术保护点】
一种过流保护电路，其特征在于，包括第一差分放大器（AMP1）、第二差分放大器（AMP2）、第一PMOS晶体管（P1）、第二PMOS晶体管（P2）、第三PMOS晶体管（P3）、NMOS晶体管（N1）、第一电阻（R1）和第二电阻（R2）；电压源（VDD）连接至第一PMOS晶体管（P1）的源极、第二PMOS晶体管（P2）的源极和第三PMOS晶体管（P3）的源极；电压输出端（Vout）连接至第二差分放大器（AMP2）的负极输入端和第三PMOS晶体管（P3）的漏极，并通过第二电阻（R2）接地（GND）；第二PMOS晶体管（P2）的栅极连接至第一PMOS晶体管（P1）的漏极和第三PMOS晶体管（P3）的栅...

【技术特征摘要】

【专利技术属性】
技术研发人员：余力，周晓东，王晓娟，
申请(专利权)人：郑州单点科技软件有限公司，
类型：实用新型
国别省市：