本实用新型专利技术公开了一种过流保护电路。该电路电压源连接第一PMOS晶体管的源极、第二PMOS晶体管的源极和第三PMOS晶体管的源极；电压输出端连接第二差分放大器的负极输入端和第三PMOS晶体管的漏极，并通过第二电阻接地；第二PMOS晶体管的栅极连接第一PMOS晶体管的漏极和第三PMOS晶体管的栅极，漏极连接NMOS晶体管的漏极和第二差分放大器的正极输入端；NMOS晶体管的源极连接第一差分放大器的负极输入端并通过第一电阻接地，栅极连接第二差分放大器的输出端；第一差分放大器的正极输入端连接参考电压输入端，输出端连接第一PMOS晶体管的栅极。电路结构简单，采用器件减少因此节省了成本并且自身功耗低。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及一种过流·护电路。
技术介绍
在一些便携式电子电路中，部分的电路所需电流恒定。但是现实中由于供电电源受到各种干扰时常发生，会造成电路的较大波动，对电路造成损害。现有技术的限流电路一般是结构复杂、成本高昂、自身功耗也较大。
技术实现思路
本技术的专利技术目的在于针对上述存在的问题，提供一种过流保护电路。本技术采用的技术方案是这样的一种过流保护电路，该电路包括第一差分放大器、第二差分放大器、第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管、NMOS晶体管、第一电阻和第二电阻。电压源连接至第一 PMOS晶体管的源极、第二 PMOS晶体管的源极和第三PMOS晶体管的源极；电压输出端连接至第二差分放大器的负极输入端和第三PMOS晶体管的漏极，并通过第二电阻接地；第二PMOS晶体管的栅极连接至第一PMOS晶体管的漏极和第三PMOS晶体管的栅极，漏极连接至NMOS晶体管的漏极和第二差分放大器的正极输入端；NM0S晶体管的源极连接至第一差分放大器的负极输入端并通过第一电阻接地，栅极连接至第二差分放大器的输出端；第一差分放大器的正极输入端连接至参考电压输入端，输出端连接至第一PMOS晶体管的栅极。在上述电路中，所述第一差分放大器和第二差分放大器为参数相同的差分放大器。在上述电路中，所述第二 PMOS晶体管和第三PMOS晶体管为参数相同的PMOS晶体管。综上所述，由于采用了上述技术方案，本技术的有益效果是电路结构简单，采用器件减少因此节省了成本并且自身功耗低。附图说明图I是本技术过流保护电路的电路原理图。具体实施方式以下结合附图，对本技术作详细的说明。为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。如图I所示，是本技术过流保护电路的电路原理图。本技术的一种过流保护电路，该电路包括第一差分放大器AMP1、第二差分放大器AMP2、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、NM0S晶体管NI、第一电阻Rl和第二电阻R2。以下结合附图I对本技术上述各器件间的连接关系做一详细说明电压源VDD连接至第一 PMOS晶体管Pl的源极、第二 PMOS晶体管P2的源极和第三PMOS晶体管P3的源极；电压输出端Vout连接至 第二差分放大器AMP2的负极输入端和第三PMOS晶体管P3的漏极，并通过第二电阻R2接地GND ;第二 PMOS晶体管P2的栅极连接至第一 PMOS晶体管Pl的漏极和第三PMOS晶体管P3的栅极，漏极连接至NMOS晶体管NI的漏极和第二差分放大器AMP2的正极输入端；NM0S晶体管NI的源极连接至第一差分放大器AMPl的负极输入端并通过第一电阻Rl接地GND，栅极连接至第二差分放大器AMP2的输出端；第一差分放大器的正极输入端连接至参考电压输入端Vref，输出端连接至第一 PMOS晶体管Pl的栅极。在本技术上述电路中，所述第一差分放大器AMPl和第二差分放大器AMP2为参数相同的差分放大器。在本技术上述电路中，所述第二 PMOS晶体管P2和第三PMOS晶体管P3为参数相同的PMOS晶体管。以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。权利要求1.一种过流保护电路，其特征在于，包括第一差分放大器(AMP1)、第二差分放大器(AMP2 )、第一 PMOS晶体管(PI)、第二 PMOS晶体管(P2 )、第三PMOS晶体管(P3 )、NMOS晶体管(NI)、第一电阻(Rl)和第二电阻(R2)； 电压源(VDD)连接至第一 PMOS晶体管(Pl)的源极、第二 PMOS晶体管(P2)的源极和第三PMOS晶体管(P3)的源极；电压输出端(Vout)连接至第二差分放大器(AMP2)的负极输入端和第三PMOS晶体管(P3)的漏极，并通过第二电阻(R2)接地(GND);第二 PMOS晶体管(P2)的栅极连接至第一 PMOS晶体管(Pl)的漏极和第三PMOS晶体管(P3)的栅极，漏极连接至NMOS晶体管(NI)的漏极和第二差分放大器(AMP2)的正极输入端；NM0S晶体管(NI)的源极连接至第一差分放大器(AMPl)的负极输入端并通过第一电阻(Rl)接地(GND)，栅极连接至第二差分放大器(AMP2)的输出端；第一差分放大器的正极输入端连接至参考电压输入端(Vref )，输出端连接至第一 PMOS晶体管(Pl)的栅极。2.根据权利要求I所述的过流保护电路，其特征在于，所述第一差分放大器(AMPl)和第二差分放大器(AMP2)为参数相同的差分放大器。3.根据权利要求I所述的过流保护电路，其特征在于，所述第二PMOS晶体管(P2)和第三PMOS晶体管(P3)为参数相同的PMOS晶体管。专利摘要本技术公开了一种过流保护电路。该电路电压源连接第一PMOS晶体管的源极、第二PMOS晶体管的源极和第三PMOS晶体管的源极；电压输出端连接第二差分放大器的负极输入端和第三PMOS晶体管的漏极，并通过第二电阻接地；第二PMOS晶体管的栅极连接第一PMOS晶体管的漏极和第三PMOS晶体管的栅极，漏极连接NMOS晶体管的漏极和第二差分放大器的正极输入端；NMOS晶体管的源极连接第一差分放大器的负极输入端并通过第一电阻接地，栅极连接第二差分放大器的输出端；第一差分放大器的正极输入端连接参考电压输入端，输出端连接第一PMOS晶体管的栅极。电路结构简单，采用器件减少因此节省了成本并且自身功耗低。文档编号H02H9/02GK202797925SQ20122048533公开日2013年3月13日 申请日期2012年9月21日 优先权日2012年9月21日专利技术者余力, 周晓东, 王晓娟 申请人:郑州单点科技软件有限公司本文档来自技高网...
【技术保护点】
一种过流保护电路，其特征在于，包括第一差分放大器（AMP1）、第二差分放大器（AMP2）、第一PMOS晶体管（P1）、第二PMOS晶体管（P2）、第三PMOS晶体管（P3）、NMOS晶体管（N1）、第一电阻（R1）和第二电阻（R2）；电压源（VDD）连接至第一PMOS晶体管（P1）的源极、第二PMOS晶体管（P2）的源极和第三PMOS晶体管（P3）的源极；电压输出端（Vout）连接至第二差分放大器（AMP2）的负极输入端和第三PMOS晶体管（P3）的漏极，并通过第二电阻（R2）接地（GND）；第二PMOS晶体管（P2）的栅极连接至第一PMOS晶体管（P1）的漏极和第三PMOS晶体管（P3）的栅极，漏极连接至NMOS晶体管（N1）的漏极和第二差分放大器（AMP2）的正极输入端；NMOS晶体管（N1）的源极连接至第一差分放大器（AMP1）的负极输入端并通过第一电阻（R1）接地（GND），栅极连接至第二差分放大器（AMP2）的输出端；第一差分放大器的正极输入端连接至参考电压输入端（Vref），输出端连接至第一PMOS晶体管（P1）的栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：余力，周晓东，王晓娟，
申请(专利权)人：郑州单点科技软件有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。