一种基于波形复现的电缆故障检测和定位系统技术方案

一种基于波形复现的电缆故障检测和定位系统，NIOS软核输出分别连接脉冲发射控制模块、参考电压输出电路、高速计数器以及LCD显示器，NIOS软核与SDRAM存储芯片、UART接口以及配置芯片双向连接，参考电压输出电路输出连接高速计数器，脉冲发射控制模块输出连接脉冲发射驱动电路，脉冲发射驱动电路发送激励脉冲到被测电缆，回波信号输入高速比较器，高速比较器输出连接移位寄存器模块，移位寄存器模块与嵌入式NIOS软核双向连接，系统时钟输出连接PLL锁相环，PLL锁相环输出分别连接SDRAM存储芯片、NIOS软核、多路选择器模块以及脉冲发射控制模块，多路选择器模块输出连接移位寄存器模块及高速计数器，高速计数器输出连接移位寄存器模块，按键电路输出连接嵌入式NIOS软核。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及网络电缆故障的检测和定位，尤其涉及一种基于波形复现的网络电缆故障检测和定位系统，属于测试

技术介绍
随着网络信息化技术的快速发展，互联网已经走进了千家万户，成为人们生活中不可或缺的要素之一，对人类的生产和生活产生了深远的影响。在互联网络快速发展的同时，由于网络传输电缆故障从而导致的网络故障时有发生，严重影响了人们正常的工作和生活，造成的经济损失也十分巨大。然而，传统的网络电缆故障检测方法大都存在使用复杂、测试精度不高、测试周期长、维护和检修成本高等缺点，同时网络电缆特殊的布线方式也给故障检测和维护带来了困难。因此开展网络电缆故障测试方面的研究具有十分重要的 现实意义。目前的电缆故障测试一般采用时域脉冲反射法，该方法的实施主要依据为如果电缆中存在故障，那么电缆故障点处的阻抗与正常电缆相比将发生明显的变化，电缆故障点就成了一个阻抗失配点，当沿着存在故障的电缆发送脉冲信号时，脉冲信号会在阻抗失配点处发生反射现象，对于不同的故障类型脉冲信号的反射系数也不同，断路故障时反射回来的信号是正波，短路故障时反射回来的信号是负波，并且都存在多次回波的现象。时域脉冲反射法与传统的测试方法相比具有适用范围广、测试精度高、测试简便等优点。虽然时域脉冲反射法的测试精度可以达到很高，但是它的测试精度是受发射脉冲的频率和脉冲的宽度影响的，如何有效地控制发射脉冲的频率和脉冲的宽度成为了改善该方法的关键。要想复现采集的波形，就要采用示波技术。目前常用的示波技术方案一般包括模拟信号通道、高速A/D数据采集电路、数据存储电路、CPU以及外围接口电路。首先由高速A/D对模拟信号进行数据采集，然后把采集的数据存储到存储芯片内，再由CPU控制运算将波形复现到显示器上。通常所指的示波器是可以直接观察和真实显示被测信号波形的，这种示波器可以用于时域测试，主要研究被测波形信号的幅度和对应的时间关系。在电缆故障类型检测和定位的应用中，运用示波技术复现时域脉冲信号的完整波形，从而更加准确和直观的确定电缆中是否存在故障，如果存在故障则可确定故障类型和故障位置信息。因为脉冲信号在电缆中的传输速度很高，约为200m/ys (根据电缆绝缘介质的不同该值会有不同)，这对测试系统在信号采集和处理的速度上要求很高，如果采用传统的示波方法，利用高速A/D进行数据采集的效果也并不是很理想，而且高速A/D芯片的价格也十分昂贵，不利于产品化。
技术实现思路
本技术的目的是解决目前电缆检测技术中存在的不足，提供一种基于波形复现的网络电缆故障检测和定位系统，利用电缆故障点位置相对固定，且多次测试信号的回波波形一致的特点，实现一种利用简单方便的波形复现技术对电缆故障进行检测和定位，不仅能够降低系统的成本而且能够提高测试的精度和可靠性。为了实现上述目的，本技术采用的技术方案为一种基于波形复现的电缆故障检测和定位系统，其特征在于设有现场门级可控阵列FPGA芯片、脉冲发射驱动电路、高速比较器、IXD显示器、按键电路、UART接口、配置芯片、SDRAM存储芯片、参考电压输出电路及系统时钟，FPGA芯片内部包含嵌入式NIOS软核、脉冲发射控制模块、移位寄存器模块、PLL锁相环、高速计数器和多路选择器模块；嵌入式NIOS软核输出分别连接脉冲发射控制模块、参考电压输出电路、高速计数器以及IXD显示器，嵌入式NIOS软核与SDRAM存储芯片、UART接口以及配置芯片双向连接，参考电压输出电路输出连接高速计数器，脉冲发射控制模块输出连接脉冲发射驱动电路，脉冲发射驱动电路发送激励脉冲到被测电缆，被测电缆回波信号输入高速比较器，高速比较器输出连接移位寄存器模块，移位寄存器模块与嵌入式NIOS软核双向连接，系统时钟输出连接PLL锁相环，PLL锁相环输出分别连接SDRAM存储芯片、嵌入式NIOS软核、多路选择器模块以及脉冲发射控制模块，多路选择器模块输出连接移位寄存器模块及高速计数器，高速计数器输出连接移位寄存器模块，按键电路输出连接嵌入式NIOS软核。 所述移位寄存器模块包括多个移位寄存器首尾相连构成。与现有技术相比，本技术具有如下优点I、通过单比较器多次测试实现波形的完整复现，比较电压增幅可调，同步时钟可调，满足不同精度需求。2、结构简单，价格低廉，方便实用。3、闻速FPGA芯片可提供闻达IGHz的同步时钟，提闻对波形的复现精度。4、采集的数据可进行数学分析和处理，复现的完整波形可以直观的反映电缆故障类型和故障点的具体阻抗状态。附图说明图I为本技术检测定位系统的结构示意图；图2为系统的数据处理示意图；图3为FPGA芯片内的嵌入式NIOS软核；图4(a)、(b)、(C)分别为FPGA芯片内的16、256、2048位的移位寄存器模块单元；图5为FPGA芯片内的高速计数器模块单元；图6为FPGA芯片内的PLL锁相环模块单元；图7(a)、(b)分别为FPGA芯片内的3选I和2选I多路选择器模块单元；图8为脉冲宽度控制模块；图9为系统运行的流程图。具体实施方式以下结合附图对本技术作进一步的详细描述。如图I所示，基于波形复现的电缆故障检测和定位系统，该系统包括设有现场门级可控阵列FPGA芯片、脉冲发射驱动电路、高速比较器、IXD显示器、按键电路、UART接口、配置芯片、SDRAM存储芯片、参考电压输出电路及系统时钟，FPGA芯片内部包含嵌入式NIOS软核、脉冲发射控制模块、移位寄存器模块、PLL锁相环、高速计数器和多路选择器模块。嵌入式NIOS软核输出分别连接脉冲发射控制模块、参考电压输出电路、高速计数器以及IXD显示器，嵌入式NIOS软核与SDRAM存储芯片、UART接口以及配置芯片双向连接，参考电压输出电路输出连接高速计数器，脉冲发射控制模块输出连接脉冲发射驱动电路，脉冲发射驱动电路发送激励脉冲到被测电缆，被测电缆回波信号输入高速比较器，高速比较器输出连接移位寄存器模块，移位寄存器模块与嵌入式NIOS软核双向连接，系统时钟输出连接PLL锁相环，PLL锁相环输出分别连接SDRAM存储芯片、嵌入式NIOS软核、多路选择器模块以及脉冲发射控制模块，多路选择器模块输出连接移位寄存器模块及高速计数器，高速计数器输出连接移位寄存器模块，按键电路输出连接嵌入式NIOS软核。嵌入式NIOS软核作为系统的控制核心，负责协调控制FPGA芯片内部各模块和外部各电路正常工作，FPGA芯片内各功能模块以及外部各功能芯片正常工作，同时能够处理采集的数据和复现波形，并能够对复现的波形进行分析得出检测结果。本系统的工作原理及工作过程如下FPGA芯片作为该系统的处理器芯片，通过运 行其内部的嵌入式NIOS软核作为系统的控制核心，首先，由嵌入式NIOS软核控制参考电压输出电路输出高于激励脉冲幅值的参考电压给高速比较器，然后，控制脉冲发射控制模块设定激励脉冲的宽度，由脉冲发射控制模块控制脉冲发射驱动电路发射激励脉冲到被测电缆，与此同时，移位寄存器模块对该参考电压下的高速比较器的输出结果进行采集，高速计数器也对采集数据量开始计数，当高速计数器记满以后则停止采集，由嵌入式NIOS软核控制将移位寄存器中的采集数据存储到SDRAM存储器中，一次采集过程结束；完成一次采集后再由NIOS软核控制参考电压输本文档来自技高网...

【技术保护点】
一种基于波形复现的电缆故障检测和定位系统，其特征在于：设有现场门级可控阵列FPGA芯片、脉冲发射驱动电路、高速比较器、LCD显示器、按键电路、UART接口、配置芯片、SDRAM存储芯片、参考电压输出电路及系统时钟，FPGA芯片内部包含嵌入式NIOS软核、脉冲发射控制模块、移位寄存器模块、PLL锁相环、高速计数器和多路选择器模块；嵌入式NIOS软核输出分别连接脉冲发射控制模块、参考电压输出电路、高速计数器以及LCD显示器，嵌入式NIOS软核与SDRAM存储芯片、UART接口以及配置芯片双向连接，参考电压输出电路输出连接高速计数器，脉冲发射控制模块输出连接脉冲发射驱动电路，脉冲发射驱动电路发送激励脉冲到被测电缆，被测电缆回波信号输入高速比较器，高速比较器输出连接移位寄存器模块，移位寄存器模块与嵌入式NIOS软核双向连接，系统时钟输出连接PLL锁相环，PLL锁相环输出分别连接SDRAM存储芯片、嵌入式NIOS软核、多路选择器模块以及脉冲发射控制模块，多路选择器模块输出连接移位寄存器模块及高速计数器，高速计数器输出连接移位寄存器模块，按键电路输出连接嵌入式NIOS软核。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴剑锋，于忠洲，李建清，王佚楠，罗堪，毛志鹏，杨宇荣，徐高志，
申请(专利权)人：东南大学，
类型：实用新型
国别省市：