中频双路径前馈型带通调制器制造技术

中频双路径前馈型带通调制器，属于中频数字通信领域，本发明专利技术为解决现有中频前馈型sigma-delta带通调制器时钟频率高、功耗大,难以满足系统低功耗要求的问题。本发明专利技术调制器由两级双路径谐振器单元、求和电路单元、比较器单元、选择器单元、正、反一位DAC反馈单元组成，系统输入信号和反馈信号的差值经过两级谐振器滤波，与系统输入信号、第一级双路径谐振器单元输出信号求和，求和电路输出经过比较器进行量化，量化的结果反馈到正、反一位DAC反馈单元，由正、反一位DAC反馈单元和时钟信号决定反馈给第一级双路径谐振器单元的反馈电压，实现输出信号位流跟踪系统输入信号变化。适合于中频数字接收机中的高性能带通调制器电路。

【技术实现步骤摘要】
本专利技术涉及中频双路径前馈型带通调制器，属于中频数字通信领域。
技术介绍
现代射频接收机在朝着将中频信号数字化的方向发展，这是因为随着技术工艺的不断进步，数字电路系统处理信号的能力越来越强，所以希望能在数字域处理更多的信号。这能够将基带信号处理任务转移到数字域，适合通讯系统多模式的工作方式，有利于通信终端更好的适应通信技术的演进发展。带通sigma-delta调制器能够完成中频窄带信号 的转换，将射频接收机中的模拟信号数字化，以便后级系统继续处理。带通sigma-delta调制器的主要有反馈型sigma-delta带通调制器和前馈型sigma-delta带通调制器。目前人们对sigma-delta带通调制器已经做了大量的研究，尤其是在反馈型带通调制器电路方面给出了很多具体的实现形式。然而基于单延迟谐振器的单采样中频sigma-delta带通调制器采样频率高,功耗大；基于双延迟谐振器的单采样中频sigma-delta带通调制器性能有所提高，但系统中放大器个数较多，整体功耗较高，芯片面积较大；基于单延迟谐振器的双采样中频sigma-delta带通调制器降低了系统的采样频率，降低了功耗，但性能仍没有较大提高；基于双延迟谐振器的双采样中频sigma-delta带通调制器性能有所提高，但谐振器的输出摆幅较大，功耗较高；传统的前馈型中频sigma-delta带通调制器和反馈型中频sigma-delta带通调制器相比，能实现更高的信噪比和动态范围，提升了系统的性能，然而却消耗了较高的功耗和芯片面积。
技术实现思路
本专利技术的目的是为解决现有中频前馈型sigma-delta带通调制器时钟频率高、功耗大，难以满足系统低功耗要求的问题，提出了一种中频双路径前馈型带通调制器。本专利技术所述中频双路径前馈型带通调制器，它包括第一级双路径谐振器单元、第二级双路径谐振器单元、第一路径求和电路单元、第二路径求和电路单元、第一路径比较器、第二路径比较器、第一路径选择器、第二路径选择器、正向一位DAC反馈单元和反向一位DAC反馈单元， 第一路径求和电路单元由第一求和电路和第二求和电路构成，第二路径求和电路单元由第三求和电路和第四求和电路构成； 正向数据Datajn+输入端和反向数据Datajn-输入端作为第一级双路径谐振器单元的两个输入端，第一级双路径谐振器单元的输出端与第二级双路径谐振器单元的输入端相连； 正向数据Datajn+输入端、第一级双路径谐振器单元的输出端和第二级双路径谐振器单兀的输出端分别与第一求和电路的三个输入端相连； 反向数据Data_in_输入端、第一级双路径谐振器单元的输出端和第二级双路径谐振器单元的输出端分别与第二求和电路的三个输入端相连；第一求和电路的正向数据求和输出端与第一路径比较器的正向数据输入端相连， 第二求和电路的反向数据求和输出端与第一路径比较器的反向数据输入端相连， 第一路径比较器的反向输出端与第二路径选择器的第一输入端相连，第一路径比较器的正向输出端同时与第一路径选择器的第一输入端和正向一位DAC反馈单兀的输入端相连，正向一位DAC反馈单元的输出端与第一级双路径谐振器单元正向反馈端V1相连； 正向数据Datajn+输入端、第一级双路径谐振器单元的输出端和第二级双路径谐振器单元的输出端分别与第三求和电路的三个输入端相连； 反向数据Data_in_输入端、第一级双路径谐振器单元的输出端和第二级双路径谐振器单元的输出端分别与第四求和电路的三个输入端相连； 第三求和电路的正向数据求和输出端与第二路径比较器的正向数据输入端相连， 第四求和电路的反向数据求和输出端与第二路径比较器的反向数据输入端相连， 第二路径比较器的正向输出端与第一路径选择器的第二输入端相连，第二路径比较器的反向输出端同时与第二路径选择器的第二输入端和反向一位DAC反馈单元的输入端相连，反向一位DAC反馈单元的输出端与第一级双路径谐振器单元反向反馈端V2相连； 第一路径选择器的输出端为正向位流信号输出端，第二路径选择器的输出端为反向位流信号输出端。本专利技术的优点 和传统的前馈型带通调制器相比，本专利技术所述中频双路径前馈型带通调制器将双采样技术应用到前馈型中频sigma-delta带通调制器之中，基于具有增益可调功能的双延迟谐振器结构，采用双路径技术，减少了电路中放大器单元的个数，减小了芯片面积；降低了系统的时钟频率和谐振器输出信号的摆幅，而等效的系统采样频率保持不变，从而在保证系统性能的前提下显著降低系统的功耗。附图说明图I是本专利技术所述中频双路径前馈型带通调制器的系统框 图2是系统时钟波形图。具体实施例方式具体实施方式一下面结合图I和图2说明本实施方式，本实施方式所述中频双路径前馈型带通调制器，它包括第一级双路径谐振器单元100、第二级双路径谐振器单元101、第一路径求和电路单元102、第二路径求和电路单元103、第一路径比较器104、第二路径比较器105、第一路径选择器106、第二路径选择器107、正向一位DAC反馈单元108和反向一位DAC反馈单元109, 第一路径求和电路单元102由第一求和电路和第二求和电路构成，第二路径求和电路单元103由第三求和电路和第四求和电路构成； 正向数据Datajn+输入端和反向数据Data_in_输入端作为第一级双路径谐振器单元100的两个输入端，第一级双路径谐振器单元100的输出端与第二级双路径谐振器单元101的输入端相连；正向数据Data_in+输入端、第一级双路径谐振器单元100的输出端和第二级双路径谐振器单兀101的输出端分别与第一求和电路的三个输入端相连； 反向数据Data_in_输入端、第一级双路径谐振器单元100的输出端和第二级双路径谐振器单元101的输出端分别与第二求和电路的三个输入端相连；第一求和电路的正向数据求和输出端与第一路径比较器104的正向数据输入端相连，第二求和电路的反向数据求和输出端与第一路径比较器104的反向数据输入端相连，第一路径比较器104的反向输出端与第二路径选择器107的第一输入端相连，第一路径比较器104的正向输出端同时与第一路径选择器106的第一输入端和正向一位DAC反馈单元108的输入端相连，正向一位DAC反馈单元108的输出端与第一级双路径谐振器单元100正向反馈端V1相连； 正向数据Datajn+输入端、第一级双路径谐振器单元100的输出端和第二级双路径谐振器单元101的输出端分别与第三求和电路的三个输入端相连； 反向数据Data_in_输入端、第一级双路径谐振器单元100的输出端和第二级双路径谐振器单元101的输出端分别与第四求和电路的三个输入端相连；第三求和电路的正向数据求和输出端与第二路径比较器105的正向数据输入端相连，第四求和电路的反向数据求和输出端与第二路径比较器105的反向数据输入端相连，第二路径比较器105的正向输出端与第一路径选择器106的第二输入端相连，第二路径比较器105的反向输出端同时与第二路径选择器107的第二输入端和反向一位DAC反馈单元109的输入端相连，反向一位DAC反馈单元109的输出端与第一级双路径谐振器单元100反向反馈端V2相连； 第一路径选择器106的输出端为正向位流信号输出本文档来自技高网...

【技术保护点】
中频双路径前馈型带通调制器，其特征在于，它包括第一级双路径谐振器单元（100）、第二级双路径谐振器单元（101）、第一路径求和电路单元（102）、第二路径求和电路单元（103）、第一路径比较器（104）、第二路径比较器（105）、第一路径选择器（106）、第二路径选择器（107）、正向一位DAC反馈单元（108）和反向一位DAC反馈单元（109），第一路径求和电路单元（102）由第一求和电路和第二求和电路构成，第二路径求和电路单元（103）由第三求和电路和第四求和电路构成；正向数据Data_in+输入端和反向数据Data_in？输入端作为第一级双路径谐振器单元（100）的两个输入端，第一级双路径谐振器单元（100）的输出端与第二级双路径谐振器单元（101）的输入端相连；正向数据Data_in+输入端、第一级双路径谐振器单元（100）的输出端和第二级双路径谐振器单元（101）的输出端分别与第一求和电路的三个输入端相连；反向数据Data_in？输入端、第一级双路径谐振器单元（100）的输出端和第二级双路径谐振器单元（101）的输出端分别与第二求和电路的三个输入端相连；第一求和电路的正向数据求和输出端与第一路径比较器（104）的正向数据输入端相连，第二求和电路的反向数据求和输出端与第一路径比较器（104）的反向数据输入端相连，第一路径比较器（104）的反向输出端与第二路径选择器（107）的第一输入端相连，第一路径比较器（104）的正向输出端同时与第一路径选择器（106）的第一输入端和正向一位DAC反馈单元（108）的输入端相连，正向一位DAC反馈单元（108）的输出端与第一级双路径谐振器单元（100）正向反馈端V1相连；正向数据Data_in+输入端、第一级双路径谐振器单元（100）的输出端和第二级双路径谐振器单元（101）的输出端分别与第三求和电路的三个输入端相连；反向数据Data_in？输入端、第一级双路径谐振器单元（100）的输出端和第二级双路径谐振器单元（101）的输出端分别与第四求和电路的三个输入端相连；第三求和电路的正向数据求和输出端与第二路径比较器（105）的正向数据输入端相连，第四求和电路的反向数据求和输出端与第二路径比较器（105）的反向数据输入端相连，第二路径比较器（105）的正向输出端与第一路径选择器（106）的第二输入端相连，第二路径比较器（105）的反向输出端同时与第二路径选择器（107）的第二输入端和反向一位DAC反馈单元（109）的输入端相连，反向一位DAC反馈单元（109）的输出端与第一级双路径谐振器单元（100）反向反馈端V2相连；第一路径选择器（106）的输出端为正向位流信号输出端，第二路径选择器（107）的输出端为反向位流信号输出端。...

【技术特征摘要】
1.中频双路径前馈型带通调制器，其特征在于，它包括第一级双路径谐振器单元(100)、第二级双路径谐振器单元(101)、第一路径求和电路单元(102)、第二路径求和电路单元(103)、第一路径比较器(104)、第二路径比较器(105)、第一路径选择器(106)、第二路径选择器(107)、正向一位DAC反馈单元(108)和反向一位DAC反馈单元(109), 第一路径求和电路单元(102)由第一求和电路和第二求和电路构成，第二路径求和电路单元(103)由第三求和电路和第四求和电路构成； 正向数据Datajn+输入端和反向数据Data_in_输入端作为第一级双路径谐振器单元(100)的两个输入端，第一级双路径谐振器单元(100)的输出端与第二级双路径谐振器单元(101)的输入端相连； 正向数据Datajn+输入端、第一级双路径谐振器单元(100)的输出端和第二级双路径谐振器单元(101)的输出端分别与第一求和电路的三个输入端相连； 反向数据Datajn-输入端、第一级双路径谐振器单元(100)的输出端和第二级双路径谐振器单元(101)的输出端分别与第二求和电路的三个输入端相连； 第一求和电路的正向数据求和输出端与第一路径比较器(104)的正向数据输入端相连， 第二求和电路的反向数据求和输出端与第一路径比较器(104)的反向数据输入端相连， 第一路径比较器(104)的反向输出端与第二路径选择器(107)的第一输入端相连，第一路径比较器(104)的正向输出端同时与第一路径选择器(106)的第一输入端和正向一位DAC反馈单元(108)的输入端相连，正向一位DAC反馈单元(108)的输出端与第一级双路径谐振器单元(100)正向反馈端V1相连； 正向数据Datajn+输入端、第一级双路径谐振器单元(100)的输出端和第二级双路径谐振器单元(101)的输出端分别与第三求和电路的三个输入端相连； 反向数据Datajn-输入端、第一级双路径谐振器单元(100)的输出端和第二级双路径谐振器单元(101)的输出端分别与第四求和电路的三个输入端相连； 第三求和电路的正向数据求和输出端与第二路径比较器(105)的正向数据输入端相连， 第四求和电路的反向数据求和输出端与第二路径比较器(105)的反向数据输入端相连， 第二路径比较器(105)的正向输出端与第一路径选择器(106)的第二输入端相连，第二路径比较器(105)的反向输出端同时与第二路径选择器(107)的第二输入端和反向一位DAC反馈单元(109)的输入端相连，反向一位DAC反馈单元(109)的输出端与第一级双路径谐振器单元(100)反向反馈端V2相连； 第一路径选择器(106)的输出端为正向位流信号输出端，第二路径选择器(107)的输出端为反向位流信号输出端。2.根据权利要求I所述中频双路径前馈型带通调制器，其特征在于，第一级双路径谐振器单元(100)和第二级双路径谐振器单元(101)均由放大器和开关电容网络组成， 第一级双路径谐振器单元(100)和第二级双路径谐振器单元(101)在时钟Al、A2、BI、B2、Ald、A2d、Bld, B2d和A、B控制下采用双采样模式工作；第一级双路径谐振器单元(100)和第二级双路径谐振器单元(101)的一个工作周期分为四个时钟相A1、A2、B1和B2，时钟相A和B控制谐振器实现双路径功能，时钟相Ald、A2d、Blt^P B2d控制对第一级双路径谐振器单元(100)和第二级双路径谐振器单元(101)的输入信号进行采样的开关；时钟相Ald、A2d、Bld和B2d的上升沿分别与A1、A2、B1和B2的上升沿一致，时钟相Ald、A2d、Bld和B2d的下降沿比A1...

【专利技术属性】
技术研发人员：刘晓为，徐宏林，尹亮，吕炳均，付强，高志强，张蕊，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：