介质层的形成方法技术

一种介质层的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成介质层；对所述介质层进行第一次处理，增强介质层表面硅氧键的结合力；刻蚀介质层至露出半导体衬底，形成沟槽或通孔；在沟槽或通孔内填充满金属层；对所述介质层进行第二次处理，降低介质层的介电常数。本发明专利技术有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

【技术实现步骤摘要】
本专利技术涉及半导体制造工艺，特别是一种介质层的形成方法。
技术介绍
目前在半导体制造的后段工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。用于将半导体器件的有源区与其它集成电路连接起来的结构一般为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。在现有形成铜布线或导电插塞的过程中，通过刻蚀介质层形成沟槽或通孔，然后 于沟槽或通孔中填充导电物质。然而，当特征尺寸达到深亚微米以下工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k)的介电材料作为介质层(所述超低k为介电常数小于等于2. 6)。在美国专利申请US11/910054中公开了一种采用超低k介电材料作为介质层的技术方案。在半导体器件的后段制作过程中，在制作铜金属布线过程中采用超低k介质层的工艺如图I至图4所示，参考图1，提供半导体衬底10，所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构。在半导体衬底10上形成超低k介质层20。如图2所示，在超低k介质层20上涂覆光刻胶层40 ;经过曝光显影工艺，在光刻胶层40上定义出开口的图案；以光刻胶层40为掩膜，沿开口的图案刻蚀超低k介质层20至露出半导体衬底10，形成沟槽50。如图3所示，去除光刻胶层和抗反射层；用溅镀工艺在超低k介质层20上形成铜金属层60，且所述铜金属层60填充满沟槽内。如图4所示，采用化学机械研磨法(CMP)平坦化金属层至露出超低k介质层20，形成金属布线层60a。现有技术在超低k介质层中形成金属布线或导电插塞时,超低k介质层的介电常数k值会发生漂移(k值变大)，从而导致超低k介质层电容值发生变化，使半导体器件的稳定性和可靠性产生严重问题。
技术实现思路
本专利技术解决的问题是提供一种介质层的形成方法，防止在制作金属布线层或导电插塞时，超低k介质层的介电常数k值发生漂移，导致半导体器件的稳定性和可靠性问题。为解决上述问题，本专利技术实施例提供一种介质层的形成方法，包括提供半导体衬底；在所述半导体衬底上形成介质层；对所述介质层进行第一次处理，增强介质层表面硅氧键的结合力；刻蚀介质层至露出半导体衬底，形成沟槽或通孔；在沟槽或通孔内填充满金属层；对所述介质层进行第二次处理，降低介质层的介电常数。可选的，所述第一次处理采用紫外线或电子束。可选的，所述紫外线的波长为210nm 230nm。可选的，所述紫外线处理所需要时间为120s 150s。可选的，所述第二次处理采用紫外线或电子束。可选的，所述紫外线的波长为270nm 290nm。可选的，所述紫外线处理所需要时间为90s 120s。可选的，所述介质层为超低k介质层，介电常数为小于等于2. 6。可选的，所述超低k介质层的材料为SiCOH。可选的，形成介质层的方法为化学气相沉积法。 与现有技术相比，本专利技术技术方案具有以下优点在半导体衬底上形成介质层后，对所述介质层进行第一次处理；在介质层内形成沟槽或通孔后，再对所述介质层进行第二次处理。在对介质层进行第一次处理后，移除了介质层表面的悬挂键，增强了介质层表面硅氧键的结合力；在对介质层进行刻蚀后，再对介质层进行第二次处理，在介质层内产生多孔，降低介质层的介电常数。有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。进一步，在半导体衬底上形成介质层后，对所述介质层进行电子束或紫外线处理，移除了介质层表面的悬挂键，增强了介质层表面硅氧键的结合力；在对介质层进行刻蚀后，再对介质层进行电子束或紫外线处理，在介质层内产生多孔，降低介质层的介电常数。有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。进一步,在半导体衬底上形成介质层后,采用波长为210nm 230nm的紫外线对介质层进行处理，在此波长下能完全移除介质层表面的悬挂键，增强介质层表面硅氧键的结合力；在对介质层进行刻蚀后，采用波长为270nm 290nm的紫外线再对介质层进行处理，在此波长下介质层会形成多孔，多孔形式可降低介质层的介电常数；有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。附图说明图I至图4为现有技术形成包含超低k介质层的金属布线的示意图；图5为本专利技术形成介质层的具体实施方式流程示意图；图6至图10为本专利技术形成包含超低k介质层的半导体器件的第一实施例示意图；图11至图16为在本专利技术形成包含超低k介质层的半导体器件的第二实施例示意图；图17为采用本专利技术工艺在形成介质层过程中k值的变化图。具体实施例方式在深亚微米以下的工艺，在后段工艺中制作金属布线层或导电插时，采用超低k介电材料作为介质层过程中，专利技术人发现由于超低k介质层在刻蚀之前已是多孔(图I至图4所示)，因此在刻蚀形成通孔或沟槽过程中，水份及其它离子会进入孔内，导致超低k介质层的介电常数k值发生偏移进而会导致超低k介质层电容发生变化，从而导致超低k介质层的绝缘效果变差，后续形成的半导体器件的稳定性和可靠性问题。专利技术人针对上述技术问题，经过对原因的分析，不断研究发现在在半导体衬底上形成介质层后，对所述介质层进行第一次处理；在介质层内形成沟槽或通孔后，再对所述介质层进行第二次处理。在对介质层进行第一次处理后，移除了介质层表面的悬挂键，增强了介质层表面硅氧键的结合力；在对介质层进行刻蚀后，再对介质层进行第二次处理，在介质层内产生多孔，降低介质层的介电常数。有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。图5为本专利技术形成介质层的具体实施方式流程示意图，如图5所示，执行步骤S11，提供半导体衬底；执行步骤S12，在所述半导体衬底上形成介质层；执行步骤S13，对所述介质层进行第一次处理，增强介质层表面硅氧键的结合力；执行步骤S14，刻蚀介质层至露出半导体衬底，形成沟槽或通孔；执行步骤S15，在沟槽或通孔内填充满金属层；执行步骤S16，对所述介质层进行第二次处理，降低介质层的介电常数。下面结合附图对本专利技术的具体实施方式做详细的说明。第一实施例图6至图11为本专利技术形成包含超低k介电层的半导体器件的第一实施例示意图 (以形成金属布线层为例)。如图6所示，提供半导体衬底100，所述半导体衬底100上通常经过前段工艺已形成有如晶体管、电容器、金属布线层等结构；在半导体衬底100上沉积介质层200。本实施例中，所述介质层200为超低k介质层，介电常数为2. 2 2. 59 ;所述超低k介质层的材料为SiCOH，所述SiCOH的原子间间隔较为稀疏；形成超低k介质层的方法为化学气相沉积法。如图7所不，对介质层200进行第一次处理300,移除了介质层200表面的悬挂键，增强介质层表面硅氧键的结合力。在本实施例中，第一次处理300所采用的光线为电子束或紫外线。其中以紫外线为例，波长为210nm 230nm，所述紫外线处理所需要时间为120s 150s。在此波长不但能完全移除介质层200表面的悬挂键,增强介质层200表面娃氧键的结合力,还能使介质层200内不产生多孔。如图8所示，在所述介质层200表面旋涂光刻胶层400 ;接着，对光刻胶层400进行曝光本文档来自技高网...

【技术保护点】
一种介质层的形成方法，其特征在于，包括步骤：提供半导体衬底；在所述半导体衬底上形成介质层；对所述介质层进行第一次处理，增强介质层表面硅氧键的结合力；刻蚀介质层至露出半导体衬底，形成沟槽或通孔；在沟槽或通孔内填充满金属层；对所述介质层进行第二次处理，降低介质层的介电常数。

【技术特征摘要】
1.一种介质层的形成方法，其特征在于，包括步骤 提供半导体衬底； 在所述半导体衬底上形成介质层； 对所述介质层进行第一次处理，增强介质层表面硅氧键的结合力； 刻蚀介质层至露出半导体衬底，形成沟槽或通孔； 在沟槽或通孔内填充满金属层； 对所述介质层进行第二次处理，降低介质层的介电常数。2.根据权利要求I所述的形成方法，其特征在于所述第一次处理采用紫外线或电子束。3.根据权利要求2所述的形成方法，其特征在于所述紫外线的波长为210nm 230nmo4.根据权利要求3所述的形成方法，其特征在于所述紫外线处理所需要时间为1...

【专利技术属性】
技术研发人员：邓浩，张彬，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：