本发明专利技术公开了一种上电复位电路，包括上电电路、电平触发电路及放电电路，所述上电电路包括电流镜、第一电容和第二电容，所述电流镜在上电复位电路被提供上电电压时分别向第一电容及第二电容充电，所述电平触发电路连接至上电电路的一电压参考节点，用于侦测所述电压参考节点的电压，并在所述电压参考节点的电压大于设定触发值时输出上电复位信号，所述放电电路连接在上电电路及电平触发电路之间，用于在所述上电电压消失后对第一电容及第二电容进行放电。通过本发明专利技术的上电复位电路，在电源电压多次上电时仍能够正确的产生上电复位信号，并且在产生复位信号后不存在静态工作电流，降低功耗。
【技术实现步骤摘要】
本专利技术涉及集成电路领域，具体涉及上电复位电路。
技术介绍
上电复位电路一直是数模混合以及数字领域必备的基础电路模块。在数字电路上电时，为了保证正确的上电逻辑时序，需要让产生的逻辑电平在电源电压上升的过程中一直保持某个状态，待电源电压上升(即上电的过程)到规定值后再自动跳变到工作状态而让电路开始工作，以避免出现错误状态。主流的上电复位电流一般采用RC延迟电路，在电源 电压上升到规定值后，生成一个具有一定脉冲宽度的脉冲信号作为上电复位信号。但在快速掉电再上电的情形发生时，RC电路中电容的电荷无法通过反偏二极管快速释放电荷，从而可能导致上电复位电路在连续快速上电情形发生时不能正确的产生上电复位信号，进而影响系统的可靠性和稳定性，此外，由于上电复位电路在产生上电复位信号后一直存在静态工作电流，也导致了不必要的功耗。
技术实现思路
针对上述问题，本专利技术的目的在于提供一种上电复位电路，在电源电压多次上电时仍能够正确的产生上电复位信号，并且在产生复位信号后不存在静态工作电流，降低功耗。为实现上述目的，本专利技术采用如下技术方案 一种上电复位电路，包括上电电路、电平触发电路及放电电路，所述上电电路包括电流镜、第一电容和第二电容，所述电流镜在上电复位电路被提供上电电压时分别向第一电容及第二电容充电，所述电平触发电路连接至上电电路的一电压参考节点，用于侦测所述电压参考节点的电压，并在所述电压参考节点的电压大于设定触发值时输出上电复位信号，所述放电电路连接在上电电路及电平触发电路之间，用于在所述上电电压消失后对第一电容及第二电容进行放电。本专利技术的有益效果在于 在电源电压多次上电时仍能够正确的产生上电复位信号，并且在产生复位信号后不存在静态工作电流，功耗低，且相比采用采用RC延迟电路的上电复位电流而言，本专利技术的上电复位电路能够通过电子元件参数的设置提供更精确的延时。附图说明图I为本专利技术的上电复位电路的电路 图2为本专利技术的上电复位电路在上电电压的上升时间为300US的情况下第一反相器的输出端输出上电复位信号的仿真 图3为本专利技术的上电复位电路在上电电压的上升时间为300us的情况下电路中产生电流的仿真 图4为在上电电压被反复接入上电复位电路的情况下本专利技术的第一反相器输出端输出上电复位信号的仿真图及第一电容的上极板A端的电压仿真图。具体实施例方式下面，结合附图以及具体实施方式，对本专利技术做进一步描述 如图I所示，为本专利技术的上电复位电路的电路图。所述上电复位电路100用于在芯片上电时产生启动信号(或者复位信号)，以保证芯片能在正确的工作状态下。上电复位电路100包括上电电路10、电平触发电路20及放电电路30。所述上电电路10包括电流镜101、第一电容Cl和第二电容C2，所述电流镜101在上电复位电路100被提供上电电压Vcc时分别向第一电容Cl及第二电容C2充电。具体的，所述电流镜101包括第一 MOS管Ml和第二 MOS管M2，所述上电电路10还包括二极管D，M1的栅极与M2的栅极相连，Ml的源极连接至电源电压接入点E，所述电源电压接入点E用于接入上电电压Vcc, Ml的漏极与栅极相连，并通过Cl接地，M2的源极连接至电源电压接入点E，漏极连接至二极管D的阳极，二极管D的阴极通过C2接地。电平触发电路20连接至上电电路10的一电压参考节点，用于侦测所述电压参考节点的电压，并在所述电压参考节点的电压大于设定触发值(例如上电电压Vcc的60%-80%)时输出上电复位信号。具体的，所述电平触发电路20包括斯密特触发器Ul和第一反相器201，斯密特触发器Ul的输入端连接至第二电容C2与二极管D之间，形成第一节点B，输出端连接至第一反相器201的输入端，斯密特触发器Ul的工作电压由上电电压Vcc提供，第一反相器201的输出端用于输出上电复位信号。其中，第一反相器201包括第三MOS管M3和第四MOS管M4，M3的栅极和M4的栅极连接至斯密特触发器Ul的输出端，M3的源极连接至电源电压接入点E，漏极与M4的漏极相连，M4的源极接地，M3的漏极与M4的漏极之间的第二节点F作为第一反相器201的输出端，输出上电复位信号。所述放电电路30连接在上电电路10及电平触发电路20之间，用于在所述上电电压消失后对Cl及C2进行放电。具体的，放电电路30包括第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8，M5的栅极与M6的栅极相连，并连接至电源电压接入点E，M5的源极连接至节点B，漏极与M6的漏极相连，第六MOS管的源极接地，M7的栅极连接M5的漏极，漏极连接至节点B，源极接地，M8的栅极连接至M5的漏极，源极接地，漏极连接至上电电路10的Cl与Ml管之间，形成第三节点A。在本实施方式中，为了保证在提供上电电压Vcc后，B点电压的上升速度大于A点电压的上升速度，第一电容Cl的电容值大于第二电容C2的电容值。同时，为了保证在产生上电信号(或复位信号)后，上电电路10能够尽快恢复到初始状态而准备下一次的上电复位动作，M8的宽长比要远大于M7的宽长比，例如为两倍、三倍或以上，以使得在放电过程中Cl上的电荷相对C2上的电荷能够被快速释放掉。具体工作原理如下，在系统上电时(即上电电压Vcc接入到点E的过程中)，Vcc的值不断升高，Ml首先导通，开始对Cl进行充电，电流镜101开始正常工作，接着M2就会通过二极管D对C2进行充电。通过设置Cl和C2的比例以及Ml与M2长宽比的比例，可以调节电平触发电路20的点F输出上电复位信号的延迟时间。Cl的电容值大于C2，即能保证B点电压的上升速度大于A点电压的上升速度。由于Cl、C2为电容,上电电路10稳态(上电电压Vcc被稳定接入)后没有直流通路，B点电压最终会接近Vcc。B点电压没上升到斯密特触发器Ul的设定触发值前，斯密特触发器Ul输出高电平，经过第一反相器201后，F端输出为低电平。当B点电压上升到设定触发值后，斯密特触发器Ul输出低电平，通过第一反相器201, F端输出高电平上电复位信号。在系统掉电后(上电电压Vcc被断开)，放电电路30开始工作。二极管D在系统掉电后处于反偏状态，切断从M2及反偏二极管进行放电的通路，C2存储的电荷不会通过电流镜101泄放。此时C2能够为M5和M6管供电，M5和M6管的栅极连接E节点，此时相对于B点的电位为低电位，因此M5和M6管的漏极端输出高电平，将M7和M8导通，分别对C2和 Cl进行放电操作。由于M8的宽长比远大于M7，从而可以迅速释放Cl上存储的电荷，A点电位很快恢复到与接地电平相等，而M7对C2进行相对缓慢的放电操作。从而放电电路30先放掉主电容Cl的电量，确保了下一次上电复位操作的可靠性和稳定性。由于上电电路10中采用电容与电流镜相结合的电路，上电电路10、电平触发电路20及放电电路30在稳态时处于完全开启或者截止的状态，整个电路不存在直流通路，因此整个上电复位电路100无静态电流，从而降低了功耗。在一种优选的实施方式中，第一电容Cl的电容值为第二电容C2的电容值的三倍或三倍以上，M8的宽长比为M7的宽长比的六倍或以上。如图2所示，为本专利技术的上电复位电路在上电电压Vcc的上升时间为300us的情况下第一反相器的输出端输出上电复位信本文档来自技高网...
【技术保护点】
一种上电复位电路，其特征在于，包括上电电路、电平触发电路及放电电路，所述上电电路包括电流镜、第一电容和第二电容，所述电流镜在上电复位电路被提供上电电压时分别向第一电容及第二电容充电，所述电平触发电路连接至上电电路的一电压参考节点，用于侦测所述电压参考节点的电压，并在所述电压参考节点的电压大于设定触发值时输出上电复位信号，所述放电电路连接在上电电路及电平触发电路之间，用于在所述上电电压消失后对第一电容及第二电容进行放电。
【技术特征摘要】
【专利技术属性】
技术研发人员：曾明辉，毛锴，万为，
申请(专利权)人：广州润芯信息技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。