一种CMMB中多码率RS码的并行编码器和编码方法技术

本发明专利技术涉及一种解决CMMB系统中3种不同码率RS码并行编码的方案，其特征在于，所述系统的多码率RS码的并行编码器主要由移位寄存器、8位二输入异或门、求和阵列和乘积选择器四部分组成。所有有限域乘法器共享求和阵列中的255个多输入异或门。每个乘积选择器从中选取8个多输入异或门的输出组成一个有限域乘法器的结果，所有乘积选择器同时完成64个有限域乘法的并行运算。该单一编码器兼容3种码率，控制逻辑简单，能在保持编码速度不变的前提下，极大降低资源需求，具有成本低、功耗小等特点。

【技术实现步骤摘要】

本专利技术涉及移动多媒体广播领域，特别涉及一种CMMB系统中多码率RS码的并行编码方法。
技术介绍
在数字通信系统中，为了提高数据在信道传输过程中的可靠性，往往采用前向纠错技术抵抗噪声和干扰的影响，降低误码率，提高接收质量。里德——索罗门(Reed-Solomon, RS)码具有强大的纠正随机和突发差错的能力，在现代通信系统中得到了广泛的应用。CMMB系统采用了级联码，内码是LDPC码，外码是有限域GF (28)上的(240，k)系统缩短RS码。RS码长恒为n=240字节，码率有4种。需要指出的是，(240，240)RS码无需编 码，实际上只需处理其它3种码率RS码的编码。图I给出了这3种码率下RS码的信息数据字节长度k和校验数据字节长度r=n-k。传统并行RS编码器的结构如图2所示，它主要由移位寄存器、8位二输入异或门和有限域乘法器组成，其实现复杂度在很大程度上取决于有限域乘法器。有限域GF(2m)乘法器的工作原理是，将乘积和被乘数分别表示成IXm阶二进制向量形式a和b，而将乘数表示成mXm阶二进制矩阵形式C，它们之间满足a=bC。众所周知，有限域GF (2m)并行乘法是将bC分本文档来自技高网...

【技术保护点】
一种适合于CMMB标准采用的3种不同码率RS码的并行编码器，对于3种码率，RS码长均为n=240字节，信息数据长度k分别是176、192、224字节，校验数据长度r分别是64、48、16字节，其特征在于，所述并行编码器基于多输入异或门复用机制，主要包括以下部件：移位寄存器，由64个8位寄存器R0,R1，...,R63级联而成；8位二输入异或门，位于寄存器之间，共63个；求和阵列，对被乘数向量b中的8个元素遍历求和；乘积选择器Sl，同时完成64个有限域GF(28)并行乘法，其输入端数目和工作方式与乘数常数ck，l密切相关，其中，0≤l≤63，k=176、192或224。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡超时，张鹏，杨刚，
申请(专利权)人：苏州威士达信息科技有限公司，
类型：发明
国别省市：