缓存预测执行的处理器与装置及方法制造方法及图纸

本发明专利技术公开了一种缓存(Cache)预测执行的处理器与装置及方法。该处理器包括：多级缓存，访存部件以及主存储器，还包括缓存预测执行装置；所述缓存预测执行装置，包括缓存命中比较单元，预测执行单元，预测执行回滚提交单元；以及预测数据块寄存器，处理器预测执行位，指令预测执行位。其比较访存地址对应的缓存块的状态位是否为有效(Valid)，决定是否缓存预测；当发生缓存预测时，进行预测执行，控制访存部件取回访存结果；根据访存结果，决定将预测执行结果直接提交，还是或者进行回滚，从预测点重新执行。该装置可以有效地降低了处理器的平均访存延时，提高了处理器的性能。

【技术实现步骤摘要】

本专利技术涉及实现一种计算机处理器
，尤其是一种当发生缓存(Cache)块无效时的。
技术介绍
随着处理器内部主频的提高以及结构的优化，处理器的运算性能越来越高，但是，主存的访问速度却没有同步的增长速度， 于是出现了访存墙(Memory Wall)的问题。为了解决该问题，现代处理器一般都是通过增加多级缓存(Cache)来缓和问题。在多核处理器中，各个处理器核一般都有其私有缓存(Cache)，这会导致不同处理器核中私有缓存(cache)数据备份不一致的问题。为了解决该问题，现代处理器都支持各种缓存(Cache) —致性协议，这些协议的基本思想和实现都是，当一个处理器核对一地址发生写时，会发送无效请求(invalidate)给所有含有相同缓存(Cache)的处理器核，将对应其他处理器核上的对应缓存块(又称缓存行，Cache Line)的状态位置为无效(invalid)。之后，当发生访问该无效的缓存块的访存请求时，需要从上一级缓存或主存取回最新的值，对应指令才能继续执行。但是，这种方法存在一个伪共享的问题，为了节省缓存(Cache)空间，提高缓存(Cache)利用率，现代处理器核的本文档来自技高网...

【技术保护点】
一种缓存预测执行的处理器，包括多级缓存，访存部件以及主存储器，其特征在于，还包括缓存预测执行装置；所述缓存预测执行装置，包括缓存命中比较单元，预测执行单元，预测执行回滚提交单元；以及预测数据块寄存器，处理器预测执行位，指令预测执行位；其中：所述缓存命中比较单元，用于将发起访存的指令的访存地址的低位对应的缓存块的标签和TLB出来的高位地址比较，根据比较结果置位处理器预测执行位，决定处理器是否进入预测执行模式，并在进入预测执行模式后启动预测执行单元，置位所述发起访存的指令的指令预测执行位有效；所述预测执行单元，用于当发生缓存预测时，进行预测执行，根据后续指令与所述发起访存的指令的依赖关系，决定是否...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘道福，陈云霁，郭崎，胡伟武，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：