【技术实现步骤摘要】
本专利技术主要涉及到多核微处理器中的cache流水线设计领域,特指。
技术介绍
在现代微处理器设计中,它的存储系统往往采用cache来减小访存延迟。在cache处理的访存指令中,主要包括load和store两类指令,其中处理器的执行对load类指令的延迟更加敏感。cache中如果load命中,则很快就能返回数据,如果不命中,则会有较长的延时。在高效微处理器设计中,为了使命中的访存指令早点返回,往往采用较短流水线,不命中的指令需要多次通过流水线才能完成,而多遍执行将导致不命中访存指令的执行时间过长。 如图I所示,为现有技术中cache不命中时的操作流程1.核发出访存请求;2.第一遍走cache流水线,如发现cache不命中,就向下一级cache或者存控发送读请求;3.下一级cache和存控执行读操作,返回数据给cache ;4.将响应返回的数据填充到cache ;5.完成填充后,访存指令再走一遍流水线,直到命中,读取cache中的数据;6.将数据返回给核。即,当第一遍发生不命中,就向存控(存储控制器)或者下一级cache发送读请求,随后如果没有空闲的Cache行, ...
【技术保护点】
一种cache中提前返回访存数据的方法,其特征在于,流程为:(1)在核发出访存请求;(2)第一遍走cache流水线,发现cache不命中,则会向下一级cache或者存控发送读请求;(3)下一级cache和存控执行读操作,返回数据给cache;(4)将数据返回给核;(5)将响应返回的数据填充到cache。
【技术特征摘要】
【专利技术属性】
技术研发人员:衣晓飞,邓让钰,晏小波,李永进,周宏伟,张英,窦强,曾坤,谢伦国,
申请(专利权)人:中国人民解放军国防科学技术大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。