大存储器块的阶层组织制造技术

一种多存储器排存储器系统，包括一级或多级逻辑阶层以提高存储器系统的可用随机循环事务率。存储器系统包括多个多存储器排分区，每个存储器排分区具有相应的分区接口。每个分区接口在第一频率下访问相应的多存储器排分区。全局接口可在第二频率下访问分区接口，该第二频率等于第一频率乘以分区接口的数目。替代地，多个簇接口可访问相应多组分区接口，其中每个簇接口在第二频率下访问相应的一组分区接口，该第二频率比第一频率更快。全局接口在第三频率下访问簇接口，该第三频率大于第二频率。

【技术实现步骤摘要】
【国外来华专利技术】大存储器块的阶层组织R. S.罗伊专利
本专利技术涉及将一级或多级逻辑存储器阶层添加至多排存储器结构以使存储器系统的可用循环随机带宽倍增的存储器系统。
技术介绍
传统存储器系统包括多个存储器排以增加可用循环随机带宽。这由于包含在存储器系统中的存储器排的数量而提高了可用事务发生频率。然而，随着存储器排的数量持续增加，由于会对存储器系统的最大工作频率产生限制的增加的面积和解码负担，回报也变得越来越少。图I是组织成单个存储器排的传统存储器系统100的框图。存储器系统100包括动态随机存取存储器(DRAM)阵列101，该阵列101具有例如576MB的容量。地址发生/数据输入块102为每次访问阵列101产生行/列地址，并为对阵列101的写访问提供写数据。在数据输出块103提供读数据。在每个循环可执行一次访问。循环时间受阵列101的位线(行)循环时间限制。在所示例子中，阵列101的位线(行)循环时间为30纳秒(ns)，以使存储器系统100具有33MHz的随机存取事务率。图2A是包含多个存储器排的传统等待时间减少的DRAM(RLDRAM)存储器系统200的框图。更具体地，存储器系统200包括存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.01.29 US 12/697,1321.一种存储器系统，包括 多个分区，每个分区包括多个存储器排； 多个分区接口，其中每个分区接口控制在第一频率下对所述多个分区中的相应一个分区的访问；以及 耦合至所述分区接口的全局接口，其中所述全局接口控制在第二频率下对所述分区接口的访问，所述第二频率比所述第一频率更快。2.如权利要求I所述的存储器系统，其特征在于，所述分区中的每一个包括耦合至所述分区的所述多个存储器排中的每一个的本地总线，其中所述本地总线工作在所述第一频率下。3.如权利要求2所述的存储器系统，其特征在于，所述多个存储器排中的每一个工作在第二频率，所述第二频率小于所述第一频率。4.如权利要求3所述的存储器系统，其特征在于，所述第一频率等于所述第三频率乘以每个分区中的存储器排的数目。5.如权利要求2所述的存储器系统，其特征在于，所述多个存储器排中的每一个工作在所述第一频率下。6.如权利要求I所述的存储器系统，其特征在于，所述全局接口通过工作在所述第二频率下的全局总线耦合至所述多个分区接口中的每一个。7.如权利要求I所述的存储器系统，其特征在于，所述第二频率等于所述第一频率乘以分区接口的数目。8.—种存储器系统,包括 多个分区，每个分区包括多个存储器排； 多个分区接口，其中每个分区接口控制在第一频率下对所述多个分区中的相应一个的访问； 多个簇接口，其中每个簇接口控制在第二频率下对所述多个分区接口中的相应一组分区接口的访问，所述第二频率比所述第一频率更快；以及 耦合至所述簇接口中的每一个的全局接口，其中所述全局接口控制在第三频率下对所述簇接口的访问，所述第三频率比所述第二频率更快。9.如权利要求8所述的存储器系统，其特征在于，所述分区中的每一个包括耦合至所述分区的所述多个存储器排中的每一个的本地总线，其中所述本地总线工作在所述第一频率下。10.如权利要求9所述的存储器系统，其特征在于，所述多个存储器排中的每一个工作在第四频率，所述第四频率小...

【专利技术属性】
技术研发人员：R·罗伊，
申请(专利权)人：摩希斯股份有限公司，
类型：
国别省市：