存储器中的峰值功率管理机构制造技术

本发明专利技术公开了存储器中的峰值功率管理机构。一种用于在包括子阵列块的存储器存储阵列中管理峰值功率的机制可以通过使对于每个子阵列块的字线信号激活交错来降低与读写操作相关联的峰值电流。具体地，每个子阵列块中的字线单元可以生成对于每个子阵列块的字线信号，使得一个子阵列块的读字线信号不会与另一子阵列块的写字线同时地从一个逻辑电平转换到另一个逻辑电平。此外，字线单元可以生成对于每个子阵列块的字线信号，使得给定子阵列块的读字线不会与另一子阵列块的读字线信号同时地从一个逻辑电平转换到另一个逻辑电平。

【技术实现步骤摘要】

本公开内容涉及存储器，并且更具体地涉及峰值功率降低。
技术介绍
许多设备包括嵌入式存储器和/或板上存储器。在许多这样的设备中，这些存储器可能占据集成电路管芯的主要部分。相应地，这些存储器可能消耗大量功率。然而，在一些情况中，有问题的可能不是所消耗的平均功率，而是峰值功率，这是因为，电流使用中的电涌或大的峰值可能导致主Vdd电源上的电压跌落。这些电压跌落不仅可能导致存储器的不适当操作，而且可能导致连接到该电源的其它电路的不适当操作。
技术实现思路
公开了存储器中的用于管理峰值功率的机构的各种实施例。广泛地说，可以预料到存储器存储阵列中的用于管理峰值功率的机构。在包括许多子阵列块的存储器中，通过使对于每个子阵列块的字线信号激活相交错，可能降低与读操作和写操作相关联的峰值电流。具体地，字线单元可以被配置成生成对于每个子阵列块的字线信号，使得一个子阵列块的读字线信号并不与另一个子阵列块的写字线信号同时地从一个逻辑电平转换到另一个逻辑电平。此外，字线单元可以被配置成生成对于每个子阵列块的字线信号，使得给定子阵列块的读字线不与另一子阵列块的读字线信号同时地从一个逻辑电平转换到另一个逻辑电平。在一个本文档来自技高网...

【技术保护点】
一种存储器（200），包括：存储阵列（201），其包括多个子阵列块（203、207）；其中，所述子阵列块中的每一个包括字线驱动单元（205、209），所述字线驱动单元（205、209）被配置成生成用于发起读操作的读字线信号以及用于发起写操作的写字线信号，使得给定字线驱动单元的读字线信号和不同字线驱动单元的写字线不会同时从一个逻辑电平转换到另一个逻辑电平。

【技术特征摘要】
2011.11.01 US 13/286,3651.一种存储器(200)，包括: 存储阵列(201)，其包括多个子阵列块(203、207)； 其中，所述子阵列块中的每一个包括字线驱动单元(205、209)，所述字线驱动单元(205、209)被配置成生成用于发起读操作的读字线信号以及用于发起写操作的写字线信号，使得给定字线驱动单元的读字线信号和不同字线驱动单元的写字线不会同时从一个逻辑电平转换到另一个逻辑电平。2.按权利要求1所述的存储器，其中，每个字线驱动单元还被配置成生成所述读字线信号，使得没有读字线信号同时从一个逻辑电平转换到另一个逻辑电平。3.按权利要求1所述的存储器，其中，每个字线驱动单元还被配置成生成所述写字线信号，使得没有写字线 信号同时从一个逻辑电平转换到另一个逻辑电平。4.按权利要求1所述的存储器，其中，每个字线驱动单元还被配置成生成所述读字线信号和所述写字线信号，使得给定字线驱动单元的读字线信号的上升边缘和所述不同字线驱动单元的写字线信号的上升边缘不会同时从一个逻辑电平转换到另一个逻辑电平。5.按权利要求1所述的存储器，其中，每个字线驱动单元还被配置成生成所述读字线信号和所述写字线信号，使得给定字线驱动单元的读字线信号的下降边缘和所述不同字线驱动单元的写字线信号的下降边缘不会同时从一个逻辑电平转换到另一个逻辑电平。6.按权利要求1所述的存储器，其中，每个字线驱动单元还被配置成使得所述读字线信号的下降边缘在预定时间量之后进行转换。7.按权利要求1所述的存储器，其中，每个字线驱动单元还被配置成使得所述写字线信号的下降边缘响应于时钟信号的下降边缘进行转换。8.一种系统(500),包括: 存储器(200);以及 耦合到所述存储器的一个或多个处理器(10)，其中，所述一个或多个处理器中的至少一个包括嵌入式存储器(14、22、26)； 其中，所述嵌入式存储器包括: 存储阵列(201 )，其包括多个子阵列块(203、207 )； 其中，所述子阵列块中的每一个包括字线驱动单元(205、209)，所述字线驱动单元(205、209)被配置成生成用于发起读操作的读字线信号以及用于发起写操作的写字线信号，使得给定字线驱动单元的读字线...

【专利技术属性】
技术研发人员：E·M·麦库姆斯，
申请(专利权)人：苹果公司，
类型：发明
国别省市：