一种基于LT译码算法的DSP硬件制造技术

一种基于LT译码算法的DSP硬件，包括异步串行通信收发器、TMS320VC5416芯片、FIASH芯片和电源调节器芯片，便捷地实现LT译码算法，并且提高算法效率，充分减少DSP芯片片上内存使用量的一种基于LT译码算法的DSP硬件。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本申请涉及ー种DSP硬件，具体涉及ー种基于LT译码算法的DSP硬件。
技术介绍
随着信息技术的高速发展，传统的TCP/IP协议由于数据传输时延较大，并不适合互联网中大容量信息的实时传输，因此研究学者提出了纠删编码技木。即发送端把需要传输的#个源信息包通过编码，整合成#个编码包，通过网络发送出去。接收端接收到这个#个编码包中的任意#个编码包就能使用特定的译码方法以很高的概率重构这#个源信息 包。1998年Bayers等提出了一类新的纠删码一Fountain码。它具有鲁棒性和可靠性，且可以在无反馈信道下，以任意的码率传输数据，从而简化了网络中数据的传输方式，使其得成为ー类适用于可靠通信的有效编码技术，在远距离，大容量的实时传输中具有广阔的应用前景。2003年Lucy提出了第一类Fountain码，也是第一类码率不受限制的码一LT码。LT码对于具有不同删除概率的各种删除信道均是逼近最优的1。由于LT码的诸多优点，LT码被认为是适用于可靠多播传输、多源下载、数据存储和无线协作传输等应用方向最有前途的编码技术，在国际上掀起了ー场LT码的研究热潮。近些年，随着信息技木地高速发展，人们迫切地需要将各种先进的编码技术引入实际运用。由于DSP技术精度高，速度快，成本低，灵活性强，可靠性好的特点，DSP技术被越来越多了运用于信道编码技术中。通过研究，Turbo码，卷积码[3]，LDPC码M等大部分早期码的编译码器都通过DSP等技术得以实现。但由于DSP芯片的处理能力和内存空间都十分有限，使用DSP技术实现LT码编译码器必须要解决两个难题1)如何设计编译码算法，简化程序，减少CPU负担；2)如何建立信息储存机制，存储度邻接信号表，合理利用DSP芯片片上内存资源。
技术实现思路
本专利技术为解决上述技术问题，提供一种设计使用TI公司的TMS320VC54146芯片，便捷地实现LT译码算法，并且提高算法效率，充分減少DSP芯片片上内存使用量的ー种基于LT译码算法的DSP硬件。本专利技术为解决上述技术问题所采用的技术方案是一种基于LT译码算法的DSP硬件，包括异步串行通信收发器、TMS320VC5416芯片、FIASH芯片和电源调节器芯片，数据进入通信通道通过RS232端ロ与异步串行通信收发器连接，电源调节器芯片与TMS320VC5416芯片连接，FIASH芯片通过数据线与TMS320VC5416芯片连接，TMS320VC5416芯片与异步串行通信收发器连接。本专利技术的优点建立ニ进制位储存机制、构建数据链表，不但缩小储存信息所需的DSP芯片片上内存空间，还方便信息的添加和删除。使用反馈控制信号ACK，使译码器实现根据译码情况处理最少编码信号信息的功能，提高LT码译码器工作效率；引入冗余信息处理程序，剔除编码信号的冗余，提高了译码效率。附图说明图I是本技术的结构框图；图中1、异步串行通信收发器，2、TMS320VC5416芯片，3、FIASH芯片，4、电源调节器芯片，5、通信通道。具体实施方式以下结合附图对本技术的ー种LT译码算法的DSP硬件实现方法进行说明。一种基于LT译码算法的DSP硬件，包括异步串行通信收发器I、TMS320VC5416芯 片2、FIASH芯片3和电源调节器芯片4，数据进入通信通道5通过RS232端ロ与异步串行通信收发器I连接，电源调节器芯片4与TMS320VC5416芯片2连接，FIASH芯片3通过数据线与TMS320VC5416芯片2连接，TMS320VC5416芯片2与异步串行通信收发器I连接。TMS320VC5416芯片即为LT译码器。如图I所示，在编码器中，源信号通过串ロ(RS232接ロ)传入芯片。由于数据采用异步传输，可以采用DSP的McBSP结合DMA，在不扩展硬件的情况下，用软件实现异步数据传输。但该方法软件设计复杂，加大了 CPU的负担，因此添加TI公司的TL16C550异步串行通信收发器来实现异步数据传输。使用TI公司的双路低压差电源调节器芯片TPS767D301给TMS320VC5416芯片提供1.6V的工作电压。使用TI公司的FIASH芯片AM29LV800保存编译码程序段，以便在系统启动时将编(译)码程序装载进DSP内部DARAM运行。下面对本专利技术的ー种LT译码算法的DSP软件实现方法进行说明。其具体步骤如下步骤一.使用反馈控制信号ACK，控制异步串行通信收发器接收编码信号。ACK初值设定为0，TL16C550的接收中断使能工作，停止接收编码信号。当通信信道中有编码信号传输吋，ACK置1，TL16C550的接收中断使能无效，异步串行通信收发器开始接收编码信号，当接收到固定的编码信号后，ACK=0。步骤ニ.译码器在接收到长度略大于k的编码信号分组后，令ACK=0。根据既定的编码规则以及seed表序列号确定编码信号的度和度邻接信号表。采用ニ进制位存储机制将编码信号及其度邻接信号表分别存储于数据链表L1. L2中。为了减少DSP芯片片上内存使用量，提高DSP芯片译码效率。采用ニ进制位存储机制将度邻接信号表分别存储于整形数组中，即在16bit的整型数据中存储16位度邻接信号信息。然后构建数据链表，将每ー个度邻接信号表存储于数据链表节点上，方便信息地插入和删除。对度邻接信号表信息进行更新操作通过位操作实现。为方便操作，定义两个位置參数A和ム对于度邻接信号表第i位力=//16；7=i%16o对度邻接信号表第 位进行操作，只需对整型数组中第A个元素的第7位进行位操作。例如将度邻接信号表的第35位置I，需将整型数组中的第个元素与0x0004进行按位或运算。步骤ニ、寻找度为I的编码信号ち开始进行译码，即寻找ち的度邻接信号表中只有一位为1，记此I处于度邻接信号表的第i位。将ち值赋予其唯一的度邻接的信源信号Si，释放ち。当编码信号被释放后，删除存储该编码信号的数据链表L1中节点。此时存储其度邻接信号表的数据链表L2中节点内为无用信息(全零整形数组)，也将此节点删除。将&与度邻接信号表第J位为I的编码信号进行异或运算，并将该编码信号度邻接信号表第J位置O，源信号ち.恢复成功。步骤103.重复以上步骤，至度为I的编码信号耗尽。如源信号未被完全恢复，则生成反馈控制信号ACK=I,编码器添加编码信号，同时控制异步串行通信收发器接收编码 信号，接收完毕ACK=O。根据既定的编码规则确定编码信号的度和度邻接信号表。添加到数据链表L1，L2中。 当ACK=I时，译码程序已经恢复了部分源信号，数据链表L1, L2节点带冗余信息，需要进行处理.则将该编码信号与源信号·Si进行异或运算，并将其度邻接信号表的第i位置O。重复上述操作，至所有的新编码信号及其度邻接信号表都得到处理，删除冗余信息，提高节点携帯信息质量。重复译码算法步骤101，102至信源信息被完全恢复，译码过程结束。本技术解决了译码器根据实际情况接收并且处理最少数量编码信号信息的问题，減少了译码器的无效工作，降低了译码器的功耗。采用ニ进制位存储机制将度邻接信号表储存于整形数组中，再构建数据链表，不但减小了 DSP芯片片上内存空间的使用量，而且方便信息的添加和删除，简化了 LT译码过程。引入冗余信息处理程序，剔除了编码信号中的冗余，提高节点携帯本文档来自技高网...

【技术保护点】
一种基于LT译码算法的DSP硬件，其特征在于：包括异步串行通信收发器（1）、TMS320VC5416芯片（2）、FIASH芯片（3）和电源调节器芯片（4），数据进入通信通道（5）通过RS232端口与异步串行通信收发器（1）连接，电源调节器芯片（4）与TMS320VC5416芯片（2）连接，？FIASH芯片（3）通过数据线与TMS320VC5416芯片（2）连接，TMS320VC5416芯片（2）与异步串行通信收发器（1）连接。

【技术特征摘要】
1. 一种基于LT译码算法的DSP硬件，其特征在于包括异步串行通信收发器(I)、TMS320VC5416芯片(2)、FIASH芯片(3)和电源调节器芯片(4)，数据进入通信通道(5)通过RS232端口与异步串行通信收...

【专利技术属性】
技术研发人员：师歌，高宏峰，邵鸿翔，胡俊宏，谢泽峰，师春灵，
申请(专利权)人：河南科技大学，
类型：实用新型
国别省市：