一种标量浮点运算加速器制造技术

本发明专利技术公开了一种标量浮点运算加速器，目的在于解决现有技术所存在的单片机或嵌入式系统硬件电路实现函数计算时所实现函数单一、过多占用系统资源等技术问题，提供一种标量浮点运算加速器，它采用分段可变参数曲线拟合方式使所有函数运算通过硬件电路实现，它包括主控处理器，运算器，接口控制电路，接口寄存器，指令部件，接口控制电路连接接口寄存器，指令部件连接接口寄存器，运算器连接接口寄存器，主控处理器连接接口控制电路，运算器对于单变量函数使用一元二次曲线拟合处理、对于双变量函数采用二元二次曲面拟合处理，拟合处理时对函数进行分段拟合。

【技术实现步骤摘要】

本专利技术涉及一种运算器，尤其涉及ー种使用硬件电路实现标量浮点数运算的运算器。
技术介绍
所谓标量浮点数是指ー个浮点数，而不是ー组浮点数。标量浮点运算一般采用高级语言的函数库做处理，处理起来运算时间长，速度慢，因此，在单片机或嵌入式系统中为加快运算速度往往使用硬件电路完成此类计算。为节省这类运算电路占用更多的系统资源和芯片空间，一般只采用ー两种线性函数的运算电路，然而在嵌入式系统中的高端应用领域，像エ业控制、POS机、网络设备、图像处理等应用中，要求有较强的数据处理能力，导致较多的硬件运算电路需求，致使处理器芯片面积增加、占用处理器硬件资源增加。 公开日为2011年04月20日、公开号为CN102023839A的专利文献公开了这样的技术方案，一种运算器，包括两个3通道选I通道选择器、一加法器、一減法器、两个乘法器、三个锁存器、一二进制转十进制器、一循环移位器；所述3通道选I通道选择器用于实现并行输入转串行功能；所述加法器、減法器、乘法器用于实现运算功能X= (X1*C+X2* (A-C))/A，所述锁存器用于实现串行转并行输出；所述ニ进制转十进制器和循环移位器用于实现控制输入和输出，有效地减小了大量芯片面积。该方案不足之处是运算函数単一，对于单变量多次函数及多变量函数计算无法实现。
技术实现思路
本专利技术主要是解决现有技术所存在的单片机或嵌入式系统硬件电路实现函数计算时所实现函数単一、过多占用系统资源等技术问题，提供一种标量浮点运算加速器，它采用分段可变參数曲线拟合方式使所有函数运算通过硬件电路实现，在硬件连接上该标量浮点运算加速器被视为ー个存储器。本专利技术针对现有技术问题主要是通过下述技术方案得以解决的，一种标量浮点运算加速器，包括主控处理器，运算器，还包括接ロ控制电路，接ロ寄存器，指令部件，接ロ控制电路连接接ロ寄存器，指令部件连接接ロ寄存器，运算器连接接ロ寄存器，主控处理器连接接ロ控制电路，运算器对于单变量函数使用一元二次曲线拟合处理、对于双变量函数采用ニ元二次曲面拟合处理，拟合处理时对函数进行分段拟合。其中，接ロ控制电路处理指令、数据传输的时序控制及状态指示，接ロ寄存器保存有多个操作数及指令、计算结果和状态寄存器，指令部件根据不同的指令产生相应的控制逻辑，运算器执行函数计算。该方案为主控处理器配置一个标量浮点运算加速器，以提高科学计算的能力。标量浮点运算加速器将C语言的数学库硬件化，相当于有ー个硬件数学库连接在主控处理器上。主控处理器将标量浮点运算加速器作为ー个外部存储器进行连接，在使用标量浮点运算加速器之前先看其忙闲标志是否为空闲，如果为空闲，则可以使用标量浮点运算加速器，否则要等待。标量浮点运算加速器计算结束后主动向主控处理器发送ー个完成中断信号，主控处理器也可以查询标量浮点运算加速器忙闲状态标志，如果处于空闲状态，就说明计算结束。因为C语言数学库的函数种类很多，而且每种函数的计算都非常复杂。如果针对每种函数设计ー套硬件逻辑实现，那硬件设计会非常复杂，甚至到了无法实现的地歩。所以本方案采用分段式拟合方式即利用分段曲线、曲面拟合的方法来实现各种函数。对于单变量函数，如求平方根、三角函数等，使用一元二次曲线拟合；对于双变量函数，如除法，采用ニ元二次曲面拟合。通过分段拟合计算最后得到计算結果。作为优选，拟合处理单变量函数为一元二次函数Y = a0+al*x+a2*x2 = aO+x* (al+a2*x) 拟合处理双变量函数为ニ元二次函数Yz = a0+al*x+a2*x2+a3*y+a4*y2+a5*x*y= aO+x* (al+a2*x)+aO+y*(al+a2*y)+a5*x*y其中aO，al，a2，a3，a4，a5是參数，不同的分段采用不同的參数，使得函数拟合的精确度提高。在拟合函数式中有ー个通用的计算式，形式是(al+a2*x)，是通用的乘、加模式。作为优选，拟合函数中的參数由计算机事先计算出，通过加载參数指令从主控处理器传送到參数表中。计算函数时先根据变量值在參数表中查找相应段内的各个參数，然后利用这些參数做拟合函数的计算，最后得到计算結果。作为优选，接ロ控制电路与主控处理器之间采用存储器总线连接。采用通用的存储器总线进行指令、数据传输，占用主控处理器资源少、传输速率高、可靠性高、使用方便。作为优选，主控处理器是单片机。本方案采用单片机作为主控处理器，标量浮点运算加速器通过存储器总线与单片机连接。作为优选，运算器包括參数表、一多路选择器，ー乘法器，一加法器，一多路选择器、ー乘法器、一加法器连接成为乘加模式运算器。拟合函数式中的通用计算式(al+a2*x)是通用的乘、加模式，因此，使用乘加模式运算器即可满足要求。由计算机计算出的參数存放在參数表中，根据选用的一元二次函数式Y = aO+x*(al+a2*x)或ニ元二次函数式Yz = a0+x* (al+a2*x) +aO+y* (al+a2*y) +a5*x*y,将操作数通过多路选择器输入乘法器，根据操作数在參数表中选择出对应的參数值送入乘法器、加法器，再将乘法器的计算结果送入加法器等操作，最后计算出结果值。本专利技术带来的有益效果是，采用分段可变參数曲线拟合技术使所有标量浮点计算式统一，大大简化了标量浮点运算加速器的设计复杂性，大幅提高了科学计算速度，采用分段拟合方式降低了拟合误差，采用存储器总线方式连接使标量浮点运算加速器接ロ通用性強、占用主控处理器资源少、使用方便。附图说明图I是标量浮点运算加速器的ー种结构框图2是单片机与标量浮点运算加速器的ー种连接框图；图3是运算器的一种结构框图。图中I是接ロ控制电路，2是接ロ寄存器，3是指令部件，4是运算器，5是单片机，6是标量浮点运算加速器，7是存储器总线，8是忙闲状态信号线，9是完成中断信号线，10是參数表，11是乘法器，12是加法器，13是多路选择开器。具体实施例方式下面通过实施例，并结合附图，对本专利技术的技术方案作进ー步具体说明。实施例如图I、图2所示，本专利技术是一种标量浮点运算加速器，包括单片机5，运算器4，接ロ控制电路1，接ロ寄存器2，指令部件3，接ロ控制电路I连接接ロ寄存器2，指令部 件3连接接ロ寄存器2，运算器4连接接ロ寄存器2，单片机5连接接ロ控制电路I，运算器4对于单变量函数使用一元二次曲线拟合处理、对于双变量函数采用ニ元二次曲面拟合处理，拟合处理时对函数进行分段拟合，一元二次函数采用Y = a0+x*(al+a2*x)，ニ元二次函数采用Yz = a0+x*(al+a2*x)+a0+y*(al+a2*y)+a5*x*y,变量操作数存放在接ロ寄存器中，參数存放在运算器4的參数表中。标量浮点运算加速器6与单片机5之间连接存储器总线7进行指令和数据传输；忙闲状态信号线8用于单片机5查询标量浮点运算加速器6处于忙状态还是空闲状态；标量浮点运算加速器6在计算任务完成时，通过完成中断信号线9通知单片机5。图3所示为运算器4的结构框图，參数表10中存放根据拟合函数由计算机计算出的參数，计算时依据分段从中选择并读取參数，多路选择器13控制操作数、中间结果的选择输入及输入时序，乘法器11、加法器12对选定的拟合函数(Y = a0+x*(al+a2*x)或Yz =aO+x* (al+a2*x) +aO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种标量浮点运算加速器，包括主控处理器，运算器，其特征在于还包括接ロ控制电路，接ロ寄存器，指令部件，所述接ロ控制电路连接接ロ寄存器，指令部件连接接ロ寄存器，运算器连接接ロ寄存器，主控处理器连接接ロ控制电路，运算器对于单变量函数使用一元二次曲线拟合处理、对于双变量函数采用ニ元二次曲面拟合处理，拟合处理时对函数进行分段拟合。2.根据权利要求I所述ー种标量浮点运算加速器，其特征在于所述拟合处理，单变量函数为一元二次函数Y = a0+al*x+a2*x2 = aO+x* (al+a2*x) 所述拟合处理，双变量函数为ニ元二次函数Yz = aO+al 氺x+a2 氺x2+a3 氺y+a4氺氺X氺y =aO+x*(al+a2...

【专利技术属性】
技术研发人员：鞠怡明，葛明艳，
申请(专利权)人：苏州科雷芯电子科技有限公司，
类型：发明
国别省市：