本发明专利技术提供一种栅极驱动电路及显示器，该栅极驱动电路包括多个级联的移位寄存器，移位寄存器包括：信号输入电路、信号输出电路、上拉电路、复位电路以及下拉电路，信号输入电路、信号输出电路、上拉电路以及复位电路交汇形成第一节点PU，下拉电路的控制端为第二节点PD；在两个相邻的移位寄存器之间还设有辅助晶体管，辅助晶体管的栅极与第N行移位寄存器的第二节点PD连接，辅助晶体管的源极与第N+1行移位寄存器的第一节点PU连接，辅助晶体管的漏极与第N+1行移位寄存器的信号输出电路连接。该栅极驱动电路功耗低，使用寿命长。
【技术实现步骤摘要】
本专利技术属于显示器领域，具体涉及ー种用于显示器的栅极驱动电路及显示器。
技术介绍
栅极驱动IC安装在阵列基板上(Gate-Driver on Array,以下简称GOA)エ艺是将显示器的栅极驱动电路通过阵列エ艺制作在玻璃基板上，以对显示区域进行扫描驱动。与传统的将IC芯片固定于柔性电路板(Chip on Film,以下简称C0F)エ艺和芯片直接固定在玻璃上(Chip on Glass，以下简称COG)エ艺相比，GOAエ艺具有以下优点其一，可以降低栅极驱动电路的制造成本；其ニ，由于省去了栅极集成电路(Gate IC)的邦线区域和扇出(Fan-out)布线空间，因此可以实现窄边框的设计，而且可以使面板(Panel)对称设计，从而可以使面板的外 形更加美观；其三，由于省去了栅极(Gate)方向的绑定(Bonding)エ艺，因此可以提高显示器的产能和产品的良率。但是，在实际应用中，采用GOAエ艺制作的栅极驱动电路存在以下问题其一，由于非晶硅(a-Si)长期在阈值电压漂移(Vth shift)的エ况下工作，降低了栅极驱动电路的使用寿命；其ニ，由于a-Si的迁移率较低，为了满足电路中某些TFT较高开态电流(Ion)的要求，需要増大TFT的沟道宽度，这不仅増加了栅极驱动电路的空间，而且増加了栅极驱动电路的功耗。
技术实现思路
本专利技术要解决的技术问题就是针对现有技术中存在的上述缺陷，提供ー种栅极驱动电路及显示器，其不仅功耗低，而且使用寿命长。解决上述技术问题的所采用的技术方案是提供ー种栅极驱动电路，包括多个级联的移位寄存器，所述移位寄存器包括信号输入电路，所述信号输入电路用于接收前一移位寄存器的输出信号，并使所述信号输出电路导通；信号输出电路，所述信号输出电路用于接收来自外部电路的第一时钟信号，所述信号输出电路的输出端为所述移位寄存器的输出端；在所迷信号输出电路导通后其输出端输出扫描信号；上拉电路，所述上拉电路用于拉高所述信号输出电路的导通电压；复位电路，所述复位电路用于使所述信号输出电路的导通电压以及所述信号输出电路输出的所述扫描信号复位；下拉电路，所述下拉电路用于拉低所述信号输出电路的导通电压以及拉低所述信号输出电路输出的所述扫描信号；所述信号输入电路、所述信号输出电路、所述上拉电路以及所述复位电路交汇形成第一节点PU，所述下拉电路的控制端为第二节点PD，而且，在第N+1行所述移位寄存器输出扫描信号时，第N行所述移位寄存器的第二节点ro为高电平；在两个相邻的所述移位寄存器之间还设有辅助晶体管，所述辅助晶体管的栅极与第N行所述移位寄存器的第二节点ro连接，所述辅助晶体管的源极与第N+1行所述移位寄存器的所述第一节点PU连接，所述辅助晶体管的漏极与第N+1行所述移位寄存器的所述信号输出电路连接。其中，所述复位电路包括第二晶体管和第四晶体管，其中，所述第二晶体管用于拉低所述信号输出电路的导通电压，所述第二晶体管的源极与外部电路的低电平信号连接，所述第二晶体管的漏极连接至所述第一节点PU，所述第二晶体管的栅极接收来自外部电路的复位信号，并使所述第二晶体管的漏极和源极导通；所述第四晶体管用于将所述扫描信号拉低，所述第四晶体管的源极与外部电路的低电平信号连接，所述第四晶体管的漏极与所述信号输出电路连接，所述第四晶体管的栅极接收来自外部电路的复位信号，并使所述第四晶体管的漏极和源极导通。其中，所述下拉电路包括第十晶体管和第十一晶体管，其中，所述第十晶体管用于拉低所述信号输出电路的导通电压，所述第十晶体管的源极与外部电路的低电平信号连接，所述第十晶体管的漏极连接至所述第一节点PU，所述第十晶体管的栅极连接至所述第ニ节点ro ；所述第十一晶体管的栅极连接至第二节点ro，所述第十一晶体管的源极与外部电路的低电平信号连接，所述第十一晶体管的漏极与所述信号输出电路连接。其中，所述下拉电路还包括第五晶体管、第六晶体管、第八晶体管以及第九晶体 管，其中，所述第九晶体管的栅极和漏极接收来自外部电路的第二时钟信号，所述第九晶体管的源极与所述第八晶体管的漏极连接；所述第八晶体管的源极与外部电路的低电平信号连接，所述第八晶体管的栅极连接至所述第一节点PU ；所述第五晶体管M5的漏极接收来自外部电路的第二时钟信号，所述第五晶体管M5的栅极与所述第九晶体管的源极、所述第八晶体管的漏极连接；所述第五晶体管M5的源极连接至所述第二节点H)；所述第六晶体管的漏极连接至所述第二节点ro，所述第六晶体管的源极与外部电路的低电平信号连接，所述第六晶体管的栅极连接至所述第一节点PU。其中，所述信号输入电路包括第一晶体管，所述第一晶体管的栅极和漏极用于接收前ー移位寄存器的输出信号，所述第一晶体管的源极连接至所述第一节点PU。其中，所述信号输出电路包括第三晶体管，所述第三晶体管的漏极接收来自外部电路的第一时钟信号，所述第三晶体管的栅极连接至所述第一节点PU，所述第三晶体管的源极作为所述移位寄存器的输出端。其中，所述上拉电路包括电容器，所述电容器的一端连接至所述第一节点所述电容器的另一端与所述第三晶体管的源极连接。其中，还包括第十二晶体管，所述第十二晶体管的栅极接收来自外部电路的第二时钟信号，所述第十二晶体管的源极与外部电路的低电平信号连接，所述第十二晶体管的漏极与所述信号输出电路的输出端连接。其中，所述信号输入电路还包括第十三晶体管，所述第十三晶体管的漏极接收前一移位寄存器的输出信号，所述第十三晶体管的源极连接至所述第一节点PU，所述第十三晶体管的栅极接收来自外部电路的第二时钟信号。本专利技术还提供一种显示器，包括栅极驱动电路，所述栅极驱动电路采用本专利技术提供的所述的栅极驱动电路。本专利技术具有以下有益效果本专利技术提供的栅极驱动电路在两个相邻的所述移位寄存器之间还设有辅助晶体管，所述辅助晶体管的栅极与第N行所述移位寄存器的第二节点ro连接，所述辅助晶体管的源极与第N+1行所述移位寄存器的所述第一节点连接，所述辅助晶体管的漏极与第 N+1行所述移位寄存器的所述信号输出电路连接。在第N+1行移位寄存器输出扫描信号时，第N行移位寄存器的第二节点ro点处于高电平，从而使辅助晶体管打开，第N+1行移位寄存器的第一节点PU可以为第N+1行移位寄存器的输出充电，从而使第N+1行移位寄存器的输出信号充电更快、更充分，使第N+1行移位寄存器的输出波形延迟更小，从而减轻第N+1行移位寄存器中负责充电的TFT的负担，进而降低第N+1行移位寄存器的功耗，延长其使用寿命。而且，当第N+1行移位寄存器无扫描信号输出吋，第N+1行移位寄存器第一节点I3U为低电平，第N行移位寄存器的第二节点H)为高电平还能够起到对第N+1行移位寄存器的第一节点I3U噪声放电的效果。本专利技术提供的显示器由于采用本专利技术提供的栅极驱动电路来控制薄膜晶体管的导通或截止，因此其功耗低，使用寿命长。附图说明图I为本专利技术实施例栅极驱动电路的结构框图；图2为本专利技术实施例栅极驱动电路的原理图；图3为本专利技术优选实施例栅极驱动电路的原理图；图4为本专利技术另ー个优选实施例栅极驱动电路的原理图；图5为本专利技术实施例栅极驱动电路中第N行移位寄存器第一节点PU、第二节点H)以及扫描信号OUTPUT的输出波形图；图6为本专利技术实施例栅极驱动电路中第N+1行本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.ー种栅极驱动电路，包括多个级联的移位寄存器，所述移位寄存器包括 信号输入电路，所述信号输入电路用于接收前一移位寄存器的输出信号，并使所述信号输出电路导通； 信号输出电路，所述信号输出电路用于接收来自外部电路的第一时钟信号，所述信号输出电路的输出端为所述移位寄存器的输出端；在所迷信号输出电路导通后其输出端输出扫描信号； 上拉电路，所述上拉电路用于拉高所述信号输出电路的导通电压； 复位电路，所述复位电路用于使所述信号输出电路的导通电压以及所述信号输出电路输出的所述扫描信号复位； 下拉电路，所述下拉电路用于拉低所述信号输出电路的导通电压以及拉低所述信号输出电路输出的所述扫描信号； 所述信号输入电路、所述信号输出电路、所述上拉电路以及所述复位电路交汇形成第ー节点PU，所述下拉电路的控制端为第二节点PD，而且，在第N+1行所述移位寄存器输出扫描信号时，第N行所述移位寄存器的第二节点ro为高电平； 其特征在于，在两个相邻的所述移位寄存器之间还设有辅助晶体管，所述辅助晶体管的栅极与第N行所述移位寄存器的第二节点ro连接，所述辅助晶体管的源极与第N+1行所述移位寄存器的所述第一节点PU连接，所述辅助晶体管的漏极与第N+1行所述移位寄存器的所述信号输出电路连接。2.根据权利要求I所述的栅极驱动电路，其特征在于，所述复位电路包括第二晶体管和第四晶体管，其中， 所述第二晶体管用于拉低所述信号输出电路的导通电压，所述第二晶体管的源极与外部电路的低电平信号连接，所述第二晶体管的漏极连接至所述第一节点PU，所述第二晶体管的栅极接收来自外部电路的复位信号，并使所述第二晶体管的漏极和源极导通； 所述第四晶体管用于将所述扫描信号拉低，所述第四晶体管的源极与外部电路的低电平信号连接，所述第四晶体管的漏极与所述信号输出电路连接，所述第四晶体管的栅极接收来自外部电路的复位信号，并使所述第四晶体管的漏极和源极导通。3.根据权利要求I所述的栅极驱动电路，其特征在于，所述下拉电路包括第十晶体管和第十一晶体管，其中，所述第十晶体管用于拉低所述信号输出电路的导通电压，所述第十晶体管的源极与外部电路的低电平信号连接，所述第十晶体管的漏极连接至所述第一节点PU，所述第十晶体管的栅极连接至所述第二节点ro ； 所述第十一晶体...
【专利技术属性】
技术研发人员：孙阳，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。