STC下载COS的数字系统技术方案

本发明专利技术公开了一种STC下载COS的数字系统，包括：stc_top模块，stc_rom模块，stc_clk模块，stc_gen模块；stc_rom模块存储所需下载的片内操纵系统，stc_clk模块产生下载时所需的时钟，stc_gen产生STC下载时的擦写时序，stc_top是顶层模块用于实例化前面三个模块的模块；外部复位信号和时钟源信号输入到stc_clk模块，stc_clk模块输出芯片时钟信号clk给stc_top模块，stc_rom模块分别和stc_gen模块以及stc_clk模块相连接，stc_gen模块输出芯片复位信号rst以及芯片的两个数据通信信号ioO和io1给stc_top模块。本发明专利技术实现了用户自己对智能卡COS的下载，降低了对芯片厂(Fab)的依赖度，加快了智能卡的考核速率，缩短产品的开发周期。

【技术实现步骤摘要】

本专利技术涉及智能卡芯片验证领域，特别是涉及智能卡领域里关于STC的下载系统。
技术介绍
COS的全称是Chip Operating System(片内操纵系统)，它一般是牢牢围绕着它所服务的智能卡的特点而开发的。STC(Standard Test Condition标准测试条件)是 SIM (subscriber identification module 用户识别模块)卡为了支持 wafer (娃片)级的FLASH (快速闪存)测试，而设计的ー个FLASH测试接ロ电路，将外部数据串行输入/输出端ロ的数据进行串并转换，产生符合FLASH读写时序的片选、读、擦写以及地址信号；在读模式下将FLASH读出的数据进行井串转换，通过串行输入/输出端ロ发送出去。
技术实现思路
本专利技术要解决的技术问题是提供ー种用于产生STC激励的数字设计用于智能卡COS的下载系统，实现用户自己对智能卡COS的下载，加快智能卡的考核速率，缩短产品的开发周期。为解决上述技术问题，本专利技术提供了ー种STC下载COS的数字系统，包括Stc_t0p模块，stc_rom模块，stc_clk模块，stc_gen模块；stc_rom模块存储所需下载的片内操纵系统’ stc_clk模块产生下载时所需的时钟，stc_gen产生STC下载时的擦写时序，stc_top是顶层模块用于实例化前面三个模块的模块；外部复位信号和时钟源信号输入到stc_clk模块，stc_clk模块输出芯片时钟信号elk给stc_top模块，stc_rom模块分别和stc_gen模块以及stc_clk模块相连接，stc_gen模块输出芯片复位信号rst以及芯片的两个数据通信信号io0和iol给stc_top模块。本专利技术的有益效果在于实现了用户自己对智能卡COS的下载，降低了对芯片厂(Fab)的依赖度，加快了智能卡的考核速率，缩短产品的开发周期。附图说明下面结合附图与具体实施方式对本专利技术作进ー步详细的说明图I是本专利技术的系统框架图。具体实施例方式如附图I所示，该STC下载系统包括stC_top (标准测试条件顶层模块)，stc_rom(标准测试条件存储模块),stc_clk (标准测试条件时钟模块),stc_gen (标准测试条件擦写时序模块)四个模块。stc_r0m模块用于存储所需下载的C0S，Stc_clk模块用于产生下载时所需的时钟，stc_gen用于产生STC下载时的擦写时序，stc_top是顶层模块用于实例化前面三个模块。本专利技术的系统结构实现了在STC时序不变，只更新COS代码时，无需重新综合，只需重新布局布线就，从而缩短了更换COS时的综合下载时间，大大的提高了调试、考核进程。本专利技术实现用户自己对智能卡COS的下载，降低了对芯片厂(Fab)的依赖度，加快了智能卡的考核速率，缩短产品的开发周期。本专利技术输入信号有外部复位输入(附图中的rst_in信号)和时钟源输入(附图中的osc_clk信号)，输出信号有clk(芯片时钟信号)，rst(芯片复位信号)，ioO和iol (芯片的两个数据通信信号)。在外部复位信号rst_in为O时，整个系统处于复位状态；当外部复位信号rst_in为I时,stc_clk模块通过外部时钟源osc_clk分频产生系统所需的时钟elk。在stc_clk模块产生时钟后，stc_gen模块向stc_rom模块读取数据,然后产生相应的STC时序,完成对智能卡芯片的COS下载。 本专利技术的文件系统可以在STC的系统级验证时仿真使用，也可以直接通过FPGA综合布局布线实现，整个移植过程无需更改代码，具有很好的移植性和可复用性。本专利技术可通 过FPGA综合实现，完成COS的下载，而且已经在量产的多款芯片中应用，使用该系统结构的STC下载器，在同一款芯片的不同COS的下载，无需重新综合，只需更新COS的ニ进制文件后，进行重新的布局布线即可，大大的提高了整个考核过程的效率，大幅度的节约了每个项目的时间成本。本专利技术并不限于上文讨论的实施方式。以上对具体实施方式的描述g在于为了描述和说明本专利技术涉及的技术方案。基于本专利技术启示的显而易见的变换或替代也应当被认为落入本专利技术的保护范围。以上的具体实施方式用来掲示本专利技术的最佳实施方法，以使得本领域的普通技术人员能够应用本专利技术的多种实施方式以及多种替代方式来达到本专利技术的目的。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种STC下载COS的数字系统,其特征在于,包括stc_top模块,stc_rom模块,stc_elk模块，stc_gen模块； stc_rom模块存储所需下载的片内操纵系统，stc_clk模块产生下载时所需的时钟，stc_gen产生STC下载时的擦写时序，stc_top是顶层模块用于实例化前面三个模块的模块； 外部复位信号和时钟源信号输入到stc_clk模块,stc_clk模块输出芯片时钟信号elk给stc_top模块，stc_rom模块分别和stc_gen模块以及stc...

【专利技术属性】
技术研发人员：冯俊杰，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：