用于增强MIS结构的电绝缘和动态性能的结构制造技术

本实用新型专利技术的实施例提供一种用于增强包括垂直场平板的MIS结构的电绝缘和动态性能的结构。在一种MIS结构中，通过使用绝缘氧化物层将场平板电极并入在掩埋栅极电极之下，该绝缘氧化物层与栅极介电层同时形成。为了获得较好的动态性能和增强的介电强度，例如通过加入期望的高浓度的砷修改了场平板电极的氧化性能。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术总体涉及包括基干“垂直”器件架构而形成的MIS(金属-绝缘体-半导体)结构的半导体器件，在该“垂直”器件架构中，电流可以基于“掩埋”场平板而由电场更有效地进行控制。
技术介绍
在半导体器件领域中，已经通过减小电路元件的尺度并且改善相关联的エ艺技术和エ艺工具获得了巨大成功。在半导体技术前沿的临界特征尺寸的不断縮小已经使得制造出极其复杂的集成电路，这些极其复杂的集成电路可以包括以百万计的晶体管元件，这些晶体管元件可以基于极低的电源电压进行操作。在另一方面，材料、エ艺技术和エ艺工具的发展也已经促进了复杂集成电路的发展，这些复杂集成电路包括诸如晶体管之类的电路元 件，这些晶体管基于适度高的电压(即，从几伏特到几百伏持)进行操作，并且很可能与包括以非常不同的电势进行操作的电路元件的更复杂的或者较不复杂的控制电路结合以进行操作。在开发包括数目増加的各个电路元件和/或基于高的电源电压进行操作的电路元件的半导体器件过程中，已经应用了多种エ艺技术，其中场效应晶体管因场效应器件的某些固有优点已经成为在形成例如非常复杂的数字电路和高功率电路中的经常使用的选择。场效应晶体管包括高度导电的半导体区，该半导体区典型地称为漏极区和源极区，这两个区由沟道区连接，在向位于靠近沟道区处的并且由薄绝缘层与该沟道区隔开的控制电极或者栅极电极施加适当的控制电压后可以在该沟道区中形成导电沟道。栅极电极结构、绝缘层或栅极介电层以及相邻的半导体沟道区因此限定了 MIS(金属-绝缘体-半导体)结构，以便通过可控沟道区在高度导电的漏极区与源极区之间建立受控电流。应当理解，通常，可以以半导体材料的形式而不是如縮写MIS结构所指示地那样使用实际的“金属”来提供栅极电极结构。使用高度导电的半导体材料而不是金属可以提供多种优点，例如，栅极电极结构相对于漏极区和源极区的较好的对齐性、在进ー步处理期间的显著温度稳定性等方面。因此，在本申请的上下文中，通用的术语“MIS结构”应当被理解为该术语也包括如下的任何场效应结构，该场效应结构包括基于诸如硅材料等的半导体材料形成的控制电极。当形成将基于高电压进行操作的场效应晶体管时，其中该场效应晶体管可能基于高电压与高驱动电流能力的结合进行操作，典型地，需要实施多个设计概念以便提供具有所述高驱动电流与高电击穿电压的结合的晶体管，同时尽可能地降低晶体管的开关速度。因此，在改善整体晶体管特性方面正在进行巨大努力，其中，在近来的发展中，已经提出了垂直晶体管结构以便获得高击穿电压并同时减小对应的晶体管元件的整体横向尺寸。在典型的垂直晶体管配置中，漏极端子被提供在半导体衬底的ー个表面处，而源极端子被提供在半导体材料的相对表面处，以便可以基于衬底材料的厚度来获得在源极区和漏极区之间的在高击穿电压方面所要求的距离，从而与漏极区和源极区被提供在半导体材料的相同表面上的任何平面晶体管配置相比减小了横向尺寸。在垂直晶体管架构中，具有降低的掺杂浓度的对应的漏极区域(典型地称为漂移区)连接到沟道区，该沟道区基于整体晶体管配置以与源极区和漏极区相比具有相同或者相反的掺杂。例如，在增强型晶体管结构中，源极区和漏极区的导电类型可以相对于沟道区的导电类型相反。因此，源极区、沟道区和包括漂移区的漏极区形成堆叠的“垂直”配置，其中基于需要位于紧密邻近沟道区的控制电极或者栅极电极来进行控制沟道区的导电性。为此，在近来的垂直晶体管架构中，栅极电极可以至少部分地以“掩埋”电极的形式来提供，该“掩埋”电极因而形成于在半导体材料中提供的凹槽或者腔中，其中腔通过在该腔中形成的栅极介电材料而与半导体基底材料电绝缘。通常而言，晶体管配置的动态性能依赖于多个晶体管參数，其中具体地，栅极电极结构与晶体管的漏极端子之间的一般寄生电容可能对所得的开关速度具有显著影响。另ー方面，需要保留栅极端子到沟道区的一定程度的电容性耦合，以便提供对在施加适当的控制电压后在沟道区中形成的导电沟道所需的可控性。为此，栅极介电层需要基于例如以ニ氧化硅材料的形式来提供的给定材料成分具有指定厚度，该指定厚度典型地是到沟道区所需的电容性耦合与期望的高介电强度之间的折衷，这是因为例如与栅极电极结构相比，向漏极区和源极区施加了非常不同的电压。为了改善包括掩埋栅极电极结构的垂直晶体管的动态性能，已经建议通过在实际栅极电极结构之下实施附加的电极结构来降低漏极-栅极电容，该附加的电极结构因而可以充当例如通过将栅极电极结构从漏极区的一部分或者漂移区屏蔽来适当地影响电场条件的场平板。例如，附加的电极可以电连接到源极区，并且因而在实际掩埋栅极电极结构的邻近区域中提供确定的电势，从而将漏极-栅极电容的一部分“变换”成増加的漏极-源极电容。因此，通过在垂直晶体管中提供与掩埋栅极电极结构结合的附加的场平板，可以获得较好的晶体管特性，尽管这是以附加的エ艺复杂度为代价。因此，在许多策略中，尝试减小附加的エ艺步骤的数目，其中在某些已经得到确认的エ艺技术中，将形成栅极介电材料和形成用于将场平板与实际栅极电极结构电绝缘的介电材料层的エ艺作为通用的氧化工艺来应用，然而，这可能导致减小的电强度以及在动态性能方面减小的性能増益，正如将參照图Ia-图Ig更详细描述的那样。图Ia示意性地图示了表示垂直晶体管形式的MIS结构的基本配置的半导体器件100的横截面视图。器件100包括如上所述以若干堆叠的半导体区的形式提供的晶状半导体材料。如图所示，第一半导体区101 (其也可以被视为基本半导体衬底的一部分)具有高掺杂浓度，并且充当器件100的漏极，在所示出的示例中当器件100将要表示增强型n沟道 晶体管吋，该漏极以高度n掺杂的硅材料的形式提供。此外，称为漂移区的半导体区102具有n型导电性，然而与高度掺杂的漏极区101相比，其基于显著减小的掺杂浓度。此外，被图示为轻度P掺杂区域的沟道区103连接到漂移区102，并且还连接到高度掺杂的源极区104。应当理解，为了方便起见，在图Ia中未图示用于连接到漏极区101和源极区104的任何接触机制(contact regime)。此外,栅极电极结构110以掩埋电极结构的形式提供，并且其包括多晶硅电极材料111，该多晶硅电极材料111通过栅极介电层112与沟道区103隔开，其中，栅极介电层112典型地以ニ氧化硅材料的形式提供。此外，栅极介电层112还将电极材料111与高度掺杂的源极区104电绝缘。此外，也可以被称为场平板或者场电极的又ー电极结构120提供在栅极电极结构110之下并且部分地与其相邻，其中，适度厚度的诸如ニ氧化硅材料之类的介电材料123将诸如多晶硅材料之类的电极材料121与半导体区102电隔离，并且还与电极材料111部分地电隔离。此外，诸如ニ氧化硅层之类的又一介电层122将电极材料121的延伸进入栅极电极结构110的一部分与电极材料111电绝缘。此外，在该情况中，用于将场平板120连接到任何期望的參考电势的任何附加的互连机制都未在图Ia中图示，该期望的參考电势诸如通过已知的接触机制连接到源极区104的源极电势。类似地，典型地提供了用于连接到栅极电极结构110的适当的金属化机制和互连结构，这也未在图Ia中示出。如图Ia中示出的器件100的基本配置可以产生较好的动态性能，这是由于例如电本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A·伯兹，C·科科瑞斯，G·莫瑞尔，D·雷皮克，
申请(专利权)人：意法半导体股份有限公司，
类型：实用新型
国别省市：