【技术实现步骤摘要】
本专利技术总体上涉及针对处理单元的异步控制器，并且在具体实施例中涉及对应的方法。
技术介绍
1、处理器和处理单元(诸如微处理器)是本领域中已知的。微处理器包括计算机处理器，其中数据处理逻辑和控制通常在单个集成电路上被制造，或者被嵌入在另一集成电路中。微处理器包含执行计算机的中央处理单元的功能所需的算术、逻辑和控制电路装置。集成电路能够解释和执行程序指令并执行算术运算。微处理器是多用途的、时钟驱动的、基于寄存器的数字集成电路，它接受二进制数据作为输入，根据其存储器中存储的指令对二进制数据进行处理，并且提供结果作为输出。微处理器包含组合逻辑和顺序数字逻辑两者，并对二进制数字系统中表示的数字和符号进行操作。
2、在典型的微处理器中，系统时钟被用于使算术、逻辑和控制电路装置同步。该同步时钟通常由系统振荡器提供。然而，例如在特定算法的处理实现或专用集成电路(asic)上的数字信号处理(dsp)的处理实现中，振荡器并不总是随时可用的。虽然已知用于自计时(无时钟)处理器的一些异步数字控制器，但是这些解决方案的缺点可能包括功耗增加和集成电路...
【技术保护点】
1.一种处理器，包括：
2.根据权利要求1所述的处理器，其中所述同步电路包括解码处理级、执行处理级和输入/输出I/O处理级。
3.根据权利要求1所述的处理器，其中所述异步电路包括获取时钟电路、解码时钟电路、执行时钟电路和I/O时钟电路，所述获取时钟电路、所述解码时钟电路、所述执行时钟电路和所述I/O时钟电路用于生成多个处理级时钟信号。
4.根据权利要求3所述的处理器，其中所述获取时钟电路包括获取延迟电路，所述获取延迟电路用于生成获取时钟信号。
5.根据权利要求3所述的处理器，其中所述解码时钟电路包括解码延迟电路和复用器/...
【技术特征摘要】
1.一种处理器，包括：
2.根据权利要求1所述的处理器，其中所述同步电路包括解码处理级、执行处理级和输入/输出i/o处理级。
3.根据权利要求1所述的处理器，其中所述异步电路包括获取时钟电路、解码时钟电路、执行时钟电路和i/o时钟电路，所述获取时钟电路、所述解码时钟电路、所述执行时钟电路和所述i/o时钟电路用于生成多个处理级时钟信号。
4.根据权利要求3所述的处理器，其中所述获取时钟电路包括获取延迟电路，所述获取延迟电路用于生成获取时钟信号。
5.根据权利要求3所述的处理器，其中所述解码时钟电路包括解码延迟电路和复用器/解复用器，所述复用器/解复用器被耦合到解码选择数据总线，用于生成多个解码时钟信号。
6.根据权利要求3所述的处理器，其中所述执行时钟电路包括执行延迟电路和复用器/解复用器，所述复用器/解复用器被耦合到执行选择数据总线，用于生成多个执行时钟信号。
7.根据权利要求3所述的处理器，其中所述i/o时钟电路包括i/o延迟电路和复用器/解复用器，所述复用器/解复用器被耦合到i/o选择数据总线，用于生成多个i/o时钟信号。
8.根据权利要求1所述的处理器，其中所述异步电路包括停止电路，所述停止电路用于接收中断信号。
9.一种操作处理器的方法，所述处理器包括：包括多个处理级的同步电路、以及包括多个时钟电路的异步电路，所述方法包括：
10.根据权利要求9所述的方法，...
【专利技术属性】
技术研发人员：M·卡斯特拉诺，F·布鲁尼，L·甘多尔菲，M·利奥，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。