本发明专利技术实施例提供一种TFT阵列基板及显示装置，涉及显示技术领域，用以提高薄膜晶体管的开关特性。所述TFT阵列基板包括：数据线和栅线，以及在所述数据线和栅线限定的像素单元中形成的薄膜晶体管，所述薄膜晶体管包括：栅极、栅绝缘层、有源层、欧姆接触层以及源极、漏极；其特征在于，所述有源层为超晶格结构，该超晶格结构包括预定数目的层叠的层组，所述层组包括半导体单层和非半导体单层。本发明专利技术实施例适用于阵列基板及显示装置的生产。
【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及ー种TFT阵列基板及显示装置。
技术介绍
TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜晶体管液晶显不器)和 AMOLED (Active Matrix/Organic Light Emitting Diode,有源矩阵有机发光二极体)显示器，都需要TFT阵列基板进行显示驱动。其中，TFT阵列基板包括数据线、栅线，并且在数据线和栅线限定的像素単元中形成有薄膜晶体管和像素电极；其中薄膜晶体管的源极与数据线相连，栅极与栅线相连，漏 极与像素电极相连。如图I所示，现有技术中TFT阵列基板10中的薄膜晶体管包括栅极U、栅绝缘层12、有源层13、欧姆接触层14以及源极15、漏极16。其中，该薄膜晶体管的漏极通过钝化层17上的过孔与像素电极18相连。TFT阵列基板中的薄膜晶体管作为开关元件，载流子迁移率是薄膜晶体管特性的重要技术指标之一，用以评判薄膜晶体管的性能。而薄膜晶体管的有源层13作为载流子的通道，能够影响载流子的迁移率大小。但现有技术中，薄膜晶体管的有源层13由a-Si (amorphous silicon,非晶娃)制成，由于a_Si的表面缺陷和非晶体排列使得a_Si具有较低的载流子迁移率，目前a-Si的载流子迁移率一直在IcmVVs以下，造成TFT的导通电流较低，这样就降低了薄膜晶体管的开关特性。
技术实现思路
本专利技术的实施例提供ー种TFT阵列基板及显示装置，用以提高薄膜晶体管的开关特性。为达到上述目的，本专利技术的实施例采用如下技术方案—方面提供ー种TFT阵列基板，包括数据线和栅线，以及在所述数据线和栅线限定的像素単元中形成的薄膜晶体管，所述薄膜晶体管包括栅极、栅绝缘层、有源层、欧姆接触层以及源极、漏扱；所述有源层为超晶格结构，该超晶格结构包括预定数目的层叠的层组，所述层组包括半导体单层和非半导体单层。另ー方面提供一种显示装置，包括上述TFT阵列基板。本专利技术实施例提供ー种TFT阵列基板及显示装置，有源层为超晶格结构，该超晶格结构包括预定数目的层叠的层组，所述层组包括半导体单层和非半导体单层，在这种结构下，载流子于层间发生耦合，使得半导体单层内的载流子迁移率提高，TFT的导通电流得以增加，从而提高了薄膜晶体管的开关特性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中TFT阵列基板的不意图；图2为本专利技术实施例提供的ー种TFT阵列基板的示意图；图3为图2所示的TFT阵列基板上有源层的超晶格结构的放大截面图。附图标记11-栅极；12-栅绝缘层；13-有源层；14-欧姆接触层；15_源极；16_漏极；17_钝化层；18-像素电极。具体实施方式 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图2所示，本专利技术实施例提供ー种TFT阵列基板20，包括数据线和栅线，以及在所述数据线和栅线限定的像素単元中形成的薄膜晶体管，所述薄膜晶体管包括栅极11、栅绝缘层12、有源层13、欧姆接触层14以及源极15、漏极16 ;所述有源层13为超晶格结构，该超晶格结构包括预定数目的层叠的层组，參考图3，所述层组包括半导体单层31和非半导体单层32。该超晶格结构包括预定数目的层叠的层组，參考图3可以更好地理解层组间的层叠关系，其中，半导体单层31与非半导体单层32基本上相互平行。进ー步的，所述预定数目至少为10。进ー步的，所述预定数目的范围为10 50。所述预定数目可以是综合考虑薄膜晶体管的开关特性以及生产成本等因素而预先设定的合理数目。当所述预定数目的范围为10 50时，可以在生产成本合适的情况下，获得较优的薄膜晶体管开关特性。在超晶格的结构中，半导体单层与非半导体单层形成量子阱，相邻量子阱之间发生耦合，在半导体单层中分立的能级扩展为能带，载流子波函数随位置发生改变，载流子于层间发生耦合，提高了半导体单层内横向载流子迁移率，并且对于电子和空穴两种载流子的迁移率都増加，使得薄膜晶体管的导通电流増加。优选的，所述半导体单层31与所述非半导体单层32的晶格常数匹配。所述晶格常数是指晶体物质的基本结构參数，晶格常数匹配是指两种晶体物质具有相同或相近的晶格常数，由于两个相邻单层的晶格常数匹配，使得半导体单层与非半导体单层之间的层间位错小，缺陷态密度小，使得电子不容易被缺陷态捕获，提高了载流子迁移率。在源极15加电后，由于具有晶格结构的有源层中的载流子迁移率増大，故进ー步提高了薄膜晶体管的导通电流。另外，在本专利技术实施例提供的TFT阵列基板中的薄膜晶体管的有源层厚度与现有技术中薄膜晶体管的有源层厚度基本一致的情况下，本专利技术实施例中半导体单层与非半导体单层交替生长，而现有技术中有源层采用单层的半导体层，所以本专利技术实施例中预定数目的半导体单层的总厚度比现有技术中半导体层的厚度小，由于半导体层的厚度对漏电流大小有很大影响，所以在薄膜晶体管关断时，本专利技术实施例中的漏电流明显降低，从而使得薄膜晶体管的开关特性得到进ー步提高。进ー步的，如图3所示，所述超晶格结构的最上层为半导体单层31，或者非半导体单层32。在图3(a)中，超晶格结构包括预定数目的层叠的层组，该层组包括半导体单层31和非半导体单层32，在层组中半导体单层31生长在非半导体单层32上，在超晶格结构中，半导体单层31在超晶格结构的最上层。在这样的情况下，最上层的半导体单层31与欧姆接触层14接触，欧姆接触层14能够减少半导体单层与源极15、漏极16之间的接触电阻，从而有助于电流导通。在图3(b)中，超晶格结构包括预定数目的层叠的层组，该层组包括半导体单层31和非半导体单层32，在层组中非半导体单层32生长在半导体单层31上，在超晶格结构中，非半导体单层32在超晶格结构的最上层。在这样的情况下，最上层的非半导体单层32与欧姆接触层14接触，最上层的非半导体单层32为超晶格结构的ー单层，不会使有源层与源极15、漏极16之间的接触电阻有明显增加，欧姆接触层14能够减少半导体单层与源漏电极之间的接触电阻，有助于电流导通。本专利技术所有实施例中欧姆接触层14优选为n+非晶硅层。进ー步的，所述半导体单层31的厚度与所述非半导体单层32的厚度均小于等于IOnm0当然，在本专利技术所有实 施例中，半导体单层、非半导体单层的厚度可以相同，也可以不同。在本专利技术实施例的超晶格结构中，半导体单层与非半导体单层形成量子阱，相邻量子阱之间发生耦合，在半导体单层中分立的能级扩展为能带，当半导体单层的厚度与非半导体单层的厚度均小于等于IOnm的情况下，载流子波函数发生明显改变，相邻量子阱之间的载流子波函数耦合较大，有助于载流子于层间发生耦合。进ー步的，所述半导体单层为第IV族半导体或第III-V本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.ー种TFT阵列基板，包括数据线和栅线，以及在所述数据线和栅线限定的像素单元中形成的薄膜晶体管，所述薄膜晶体管包括栅极、栅绝缘层、有源层、欧姆接触层以及源极、漏极；其特征在干，所述有源层为超晶格结构，该超晶格结构包括预定数目的层叠的层组，所述层组包括半导体单层和非半导体单层。2.根据权利要求I所述的TFT阵列基板，其特征在于，所述半导体单层与所述非半导体单层的晶格常数匹配。3.根据权利要求I所述的TFT阵列基板，其特征在于，所述超晶格结构的最上层为半导体单层，或者非半导体单层。4.根据权利要求I所述的TFT阵列基板，其特征在于，所述预定数目至少为10。5.根据权利要求I所述的TFT阵列基板，其特征在于，所述预定...
【专利技术属性】
技术研发人员：戴天明，姚琪，张锋，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。