通孔侧壁形貌修饰方法技术

一种通孔侧壁形貌修饰方法，包括：提供硅衬底，所述硅衬底内形成有通孔，所述通孔侧壁具有第一粗糙度；采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化；采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，形成具有第二粗糙度的所述通孔侧壁，且第二粗糙度小于第一粗糙度。本发明专利技术形成的通孔质量高。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种。
技术介绍
在过去的四十年中，微电子芯片的研究、开发和生产一直沿着摩尔定律所预测来进行；直至2008年，英特尔等公司在内存芯片的大规模生产中已经开始使用45纳米至50 纳米线宽的加工技术。按照摩尔定律的预测，为了进一步提高芯片的集成度，就需要用到32纳米甚至22 纳米线宽的加工技术。但是，32纳米或者22纳米的加工技术不仅遇到光刻设备和工艺技术的局限性，而且单元稳定性、信号延迟、CMOS电路可行性等都是悬而未决的难题。为此，超越摩尔定律的概念于近年为提了出来。目前，超越摩尔定律的各种技术可以分为两大类一是基于基板的集成技术，一是基于芯片/晶圆的三维集成技术。而基于芯片/晶圆的三维集成技术又可以分为基于金线键合的芯片堆叠(Die Stacking)、封装堆叠 (Package Stacking)和基于娃通孔(TSV, Through-SiIicon-Via)的三维堆叠。而基于娃通孔(TSV, Through-Si I icon-Via)的三维堆叠正成为超越摩尔定律的最主要方法。现有的硅通孔互连结构的形成方法可以参考公开号为CN101483150A的中国专利，具体参考图I所示，包括如下步骤步骤S101，参考图2，在晶圆100的表面刻蚀通孔101 ；步骤S102，参考图3，在通孔101表面和底部形成绝缘层102 ；步骤S103，参考图4，采用导电物质103填充所述通孔101 ；步骤S104，参考图5，从晶圆100的背面减薄晶圆100，直至暴露出导电物质103。但是，现有工艺形成的硅通孔质量低，漏电现象严重。专利技术内容本专利技术解决的问题是提供一种质量高的。为解决上述问题，本专利技术提供一种，包括提供硅衬底，所述硅衬底内形成有通孔，所述通孔侧壁具有第一粗糙度；采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化；采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，形成具有第二粗糙度的所述通孔侧壁，且第二粗糙度小于第一粗糙度。可选的，所述氧化工艺为含有O的等离子体处理工艺或高温氧化工艺。可选的，所述高温氧化工艺为湿法高温氧化工艺或干法高温氧化工艺。可选的，所述含有O的等离子体处理的工艺参数为所述含有O的等离子体处理的工艺参数为等离子体刻蚀腔体压力为20毫托至I托，源射频频率为O. 4兆赫兹至162兆赫兹，偏压射频频率为O. 4兆赫兹至40兆赫兹，源射频功率为2000瓦至5000瓦，偏压射频功率为30瓦至500瓦，刻蚀气体为含有O的氧化性气体。可选的，所述高温氧化工艺参数为氧化温度为600度至1300度。可选的，所述湿法刻蚀溶液为稀释的氢氟酸或为HF和氨水的混合液。可选的，所述浴洗工艺参数为稀释的氢氟酸浓度为水与氢氟酸的体积比例为 100 : I I : 1，浴洗温度为常温，浴洗时间为40分钟至60分钟。可选的，所述通孔为硅通孔或硅盲孔。与现有技术相比，本专利技术具有以下优点本专利技术的实施例采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化，所述针对凸出部的氧化工艺具有氧化所述凸出部的速率大于凹陷区的效果，从而使得所述通孔侧壁的凸出部氧化速率快，凹陷区氧化速率慢，且优化氧化工艺参数，形成较佳的氧化部分与所述硅衬底的界面接近于平面的结构；后续采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，去除氧化部分(氧化层)，形成具有第二粗糙度的所述通孔侧壁，从而降低所述通孔侧壁的粗糙度。附图说明图I是现有的硅通孔互连结构的形成方法流程示意图；图2至图5是现有的硅通孔互连结构的形成方法过程示意图；图6是现有的硅通孔剖面结构示意图；图7是本专利技术实施例的流程示意图；图8至图10是本专利技术实施例的过程示意图。具体实施例方式专利技术人对漏电现象严重的硅通孔产品进行研究，对所述硅通孔的剖面进行扫描电镜分析，发现现有工艺形成的通孔的形貌如图6所示具有贝壳状(scallop)、锯齿状或具有波纹状，粗糙度较高。在具有贝壳状、锯齿状或具有波纹状的粗糙度高的通孔表面形成绝缘层、然后填入导电物质，所述绝缘层均一性很难控制，从而使得导电物质沿绝缘层较薄的位置扩散至晶圆内部，导致硅通孔产品漏电现象严重。专利技术人进一步分析现有的硅通孔工艺发现，硅通孔互连结构的形成工艺刻蚀所述通孔的工艺通常采用等离子体刻蚀工艺，由于晶圆厚度为微米级，等离子体刻蚀的深度高，无法通过一步刻蚀完成刻蚀通孔，通常需要刻蚀步骤(etch step)和缓冲步骤 (passivation step)交替进行,从而形成具有贝壳状、锯齿状或具有波纹状的粗糙度高的通孔表面。为此，本专利技术的专利技术人经过大量实验，提供一种，请参考图 7，包括如下步骤步骤S201，提供硅衬底，所述硅衬底内形成有通孔，所述通孔侧壁具有第一粗糙度；步骤S202，采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化；步骤S203，采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，形成具有第二粗糙度的所述通孔侧壁，且第二粗糙度小于第一粗糙度。本专利技术的实施例采用针对贝壳状、锯齿状或具有波纹状的粗糙度高的通孔侧壁进行氧化，所述氧化工艺氧化所述凸出部的速率大于凹陷区，在后续采用湿法刻蚀溶液浴洗氧化后的硅衬底时，将所述氧化的部分去除后，形成粗糙度低的硅通孔。下面结合一具体实施例对本专利技术的做详细阐述。请参考图8，提供硅衬底200，所述硅衬底200内形成有通孔201，所述通孔201侧壁具有第一粗糙度。在本实施例中，所述硅衬底200为单晶硅，例如为η型单晶硅衬底或者P型单晶硅衬底；在其他实施例中，所述硅衬底200也可以是锗、砷化镓或硅锗化合物。所述娃衬底200内形成有通孔201,所述通孔201为娃通孔 (Through-Si I icon-Via, TSV)、或为硅盲孔；在本实施例中，以所述通孔201为硅通孔做示范性说明。所述通孔201的形成工艺为现有的刻蚀工艺，由
技术介绍
和之前分析可知，所述通孔201的侧壁形貌为贝壳状、锯齿状或具有波纹状，所述通孔201具有较高的粗糙度。在本实施例中，所述具有贝壳状、锯齿状或具有波纹状的较高粗糙度设定为第一粗糙度。请参考图9，采用针对所述通孔201侧壁的凸出部的氧化工艺对所述凸出部进行氧化。专利技术人发现由于所述通孔201为硅通孔或硅盲孔，所述通孔201的深度较深，采用常规的干法刻蚀修复工艺或湿法刻蚀修复工艺来修复所述硅通孔，效果有限，且由于所述通孔201的深度深，现有的干法刻蚀修复工艺或湿法刻蚀修复工艺还会造成进一步的侧壁损伤，导致硅通孔产品漏电现象进一步恶化。为此，本专利技术的专利技术人采用针对所述通孔201侧壁的凸出部的氧化工艺对所述凸出部进行氧化，所述针对凸出部的氧化工艺具有氧化所述凸出部的速率大于凹陷区的效果，从而使得所述通孔201侧壁的凸出部氧化速率快，凹陷区氧化速率慢；且专利技术人通过进一步优化氧化工艺参数，使得所述通孔201侧壁氧化后的氧化部分与所述硅衬底200的界面接近于平面；在后续工艺去除氧化部分后，使得硅通孔201的侧壁粗糙度低。所述针对所述通孔201侧壁的凸出部的氧化工艺为含有O的等离子体处理工艺或高温氧化工艺；所述高温氧化工艺为湿法高温氧化工艺或干法高温氧化工艺。需要说明的是，高温氧化工艺形成的氧化部分与所述硅衬底200的界面平坦度高，但是，当所述硅通孔器件已经形本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：黄智林，严利均，
申请(专利权)人：中微半导体设备上海有限公司，
类型：发明
国别省市：