模数混合集成电路工艺流程优化测试平台制造技术

本实用新型专利技术涉及一种模数混合集成电路工艺流程优化测试平台，其包括：第一RAM，与第一RAM相连的用于连接被测电路的模拟信号输入端的D/A电路，与被测电路的模拟信号输出端相连的A/D电路，与该A/D电路相连的第二RAM，与第一RAM、D/A电路、A/D电路和第二RAM的同步控制输入端相连的同步控制电路，该DSP与第一RAM的数据输入端和第二RAM的数据输出端相连。工作时，从DSP发出数字信号，存储在第一RAM中，并通过D/A电路产生正弦信号，然后施加在被测电路上，再采集所需的信号通过A/D电路，量化为数字信号，经第二RAM送回数字信号处理器处理，并得出测试结果。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及集成电路测试平台的
，具体是一种模数混合集成电路工艺流程优化测试平台。
技术介绍
片上系统(SoC :System-on-a-chip)指的是在单个芯片上集成一个完整的系统，对所有或部分必要的电子电路进行包分组的技术。所谓完整的系统一般包括中央处理器(CPU)、存储器、以及外围电路等。SoC是与其它技术并行发展的，如绝缘硅(S0I)，它可以提供增强的时钟频率，从而降低微芯片的功耗。随着芯片规模的不断扩大，设计和制造过程中所产生的各种问题都导致芯片测试的难度和成本越来越高，传统的测试模型和测试方法显得难以胜任，测试开销急遽增加。在模拟及混合信号电路领域，由于电路形式及处理信号的独特性，测试理论相对落后，测试难度更大。尤其是当前，SOC系统设计和深亚微米工艺都带来了新的问题，测试正逐渐成为设计的瓶颈，研究人员要花更多的精力到如何降低测试成本上。为此，从如何实现对模数混合信号系统芯片的测试，同时有效提高测试性能、减轻对自动测试设备(ATE)的依赖，是本领域的技术难题。
技术实现思路
本技术要解决的技术问题是提供一种结构简单、操作便捷的模数混合集成电路工艺流程优化测试平台。为了解决上述技术问题，本技术提供了一种模数混合集成电路工艺流程优化测试平台，包括第一 RAM，与该第一 RAM的数据输出端相连的用于连接被测电路(即模数混合集成电路)的模拟信号输入端的D/A电路，与被测电路的模拟信号输出端相连的A/D电路，与该A/D电路的信号输出端相连的第二 RAM，与所述第一 RAM、D/A电路、A/D电路和第二 RAM的同步控制输入端相连的同步控制电路、与该同步控制电路的控制输入端相连的DSP (即数字信号处理器)，该DSP同时与第一 RAM的数据输入端和第二 RAM的数据输出端相连。本技术的上述技术方案相比现有技术具有以下优点本技术的模数混合集成电路工艺流程优化测试平台，运用了基于DSP的测试技术，通过采用A/D、D/A电路，和一个快速计算引擎DSP，使得每个模拟器件都能被DSP所模拟。最基本的功能测试用模拟电路包括一信号发生器，以将一已知信号施加在被测电路上，然后在输出响应中提取合适的参数。为了测试，信号发生器要能够产生直流信号，正弦信号，方波信号或一些已知概率的随机信号。信号的选取是根据被测器件来决定的。这些模拟测试信号一般都是周期性的，以减小信号所受的噪声影响。信号的平均化技术就可以用来减少测试的可变性，使得测试结果达到我们可以接受的范围。同步控制信号由数字量化器所产生，首先从DSP发出数字信号，存储在第一 RAM中，并通过D/A电路产生一个合适的正弦信号，然后这个信号施加在被测电路上，之后再采集所需的信号通过A/D电路，量化为数字信号，经第二 RAM送回数字信号处理器进行下一步处理。正弦信号作为激励施加是在测试线性电路中最常见的方法，在所有的波形之中，正弦信号是独一无二的，因为它的波形不会因为通过线性电路而改变，而仅仅是它的相位和幅度发生了变化。相应的，一个非线性电路会改变正弦输入信号的波形。非线性电路越多，正弦信号的波形被改变的越多。对于非线性电路，一个量化其在电路中性能的方法就是用傅立叶方法分析输出信号频率谱中的功率分量。除了用正弦信号输入做的频谱测试法外，概然法也常用于降低一个模拟电路的行为，尽管这种方法比频谱测试检测的少，但是它比较容易实施和采集测试数据。这种方法最基本的是通过电路的传输特性根据输入信号的概率分布来判定电路输出信号行为的概率情况。A/D电路一般就是这样的行为。用一个均一分布的信号施加在一个理想的A/D电路上，得到期望的输出直方图，计算背离的点数就可以反映出电路传输特性的变化，这样的行为特性测试常见的有积分非线性误差和微分线性误差。附图说明为了使本技术的内容更容易被清楚的理解，下面根据的具体实施例并结合附图，对本技术作进一步详细的说明，其中图1为模数混合集成电路工艺流程优化测试平台的电路框图。具体实施方式见图1，本实施例的模数混合集成电路工艺流程优化测试平台，包括第一 RAM，与该第一 RAM的数据输出端相连的用于连接被测电路的模拟信号输入端的D/A电路，与被测电路的模拟信号输出端相连的A/D电路，与该A/D电路的信号输出端相连的第二 RAM，与所述第一 RAM、D/A电路、A/D电路和第二 RAM的同步控制输入端相连的同步控制电路、与该同步控制电路的控制输入端相连的DSP，该DSP同时与所述第一 RAM的数据输入端和第二 RAM的数据输出端相连。工作时，首先从DSP发出数字信号，存储在第一 RAM中，并通过D/A电路产生一个合适的正弦信号，然后这个信号施加在被测电路上，之后再采集所需的信号通过A/D电路，量化为数字信号，经第二 RAM送回数字信号处理器处理，并得出测试结果。显然，上述实施例仅仅是为清楚地说明本技术所作的举例，而并非是对本技术的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而这些属于本技术的精神所引伸出的显而易见的变化或变动仍处于本技术的保护范围之中。权利要求1. 一种模数混合集成电路工艺流程优化测试平台，其特征在于包括第一 RAM，与该第一 RAM的数据输出端相连的用于连接被测电路的模拟信号输入端的D/A电路，与被测电路的模拟信号输出端相连的A/D电路，与该A/D电路的信号输出端相连的第二 RAM，与所述第一 RAM.D/A电路、A/D电路和第二 RAM的同步控制输入端相连的同步控制电路、与该同步控制电路的控制输入端相连的DSP，该DSP同时与所述第一 RAM的数据输入端和第二 RAM的数据输出端相连。专利摘要本技术涉及一种模数混合集成电路工艺流程优化测试平台，其包括第一RAM，与第一RAM相连的用于连接被测电路的模拟信号输入端的D/A电路，与被测电路的模拟信号输出端相连的A/D电路，与该A/D电路相连的第二RAM，与第一RAM、D/A电路、A/D电路和第二RAM的同步控制输入端相连的同步控制电路，该DSP与第一RAM的数据输入端和第二RAM的数据输出端相连。工作时，从DSP发出数字信号，存储在第一RAM中，并通过D/A电路产生正弦信号，然后施加在被测电路上，再采集所需的信号通过A/D电路，量化为数字信号，经第二RAM送回数字信号处理器处理，并得出测试结果。文档编号G01R31/3167GK202339397SQ20112051578公开日2012年7月18日 申请日期2011年12月12日 优先权日2011年12月12日专利技术者吴学文, 李昌利, 王慧斌, 王鑫, 顾燕 申请人:吴学文, 李昌利, 王慧斌, 王鑫, 顾燕本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：吴学文，王慧斌，王鑫，李昌利，顾燕，
申请(专利权)人：吴学文，王慧斌，王鑫，李昌利，顾燕，
类型：实用新型
国别省市：