本发明专利技术提供一种像素阵列及具有该像素阵列的显示面板。该像素阵列由多个像素结构所构成。所述像素阵列中的至少一像素结构包括扫描线、数据线、有源元件、像素电极、读出线、电磁干扰遮蔽层以及感测元件。扫描线及数据线设置于基板上。有源元件与扫描线及数据线电性连接。像素电极与有源元件电性连接。读出线设置在数据线上方或下方。电磁干扰遮蔽层覆盖数据线且介于数据线及读出线之间。感测元件与扫描线及读出线电性连接。
【技术实现步骤摘要】
本专利技术涉及一种像素阵列及具有此像素阵列的显示面板，且特别是涉及一种触控显示面板及其像素阵列。
技术介绍
在现今的信息社会下，人们对电子产品的依赖性与日俱增。举凡移动电话(mobiIe phone)、掌上型电脑(handheld PC)、个人数字助理(Personal Digital Assistance, PDA) 或是智能型手机(smart phone)等电子产品在生活中随处可见。为了达到更便利、体积更轻巧化以及更人性化的目的，许多信息产品已由传统的键盘或滑鼠等输入装置，转变为使用触控感应显示面板作为输入装置，其中同时具有触控与显示功能的触控式显示面板更是成为现今最流行的产品之一。一般而言，触控式显示面板分为外贴式(added-type)与内嵌式(in-cell)两种， 内嵌式触控显示面板是将触控感应装置制作于显示面板之内，而外贴式触控显示面板是将触控感应装置贴在显示面板之外。因为内嵌式触控显示面板具有轻薄的优点，最近这几年来已广为发展。已知的内嵌式触控感应显示面板中，大多数的读出线以及感应元件都设置在像素结构中，而这些读出线以及感应装置大都利用金属制造而成，造成像素结构的开口率下降， 使得使用已知像素结构的显示面板亮度降低，进而影响显示品质。
技术实现思路
本专利技术提供一种像素阵列及具有此像素阵列的显示面板，用以增加内嵌式触控感应显示面板中像素结构的开口率。本专利技术提出一种像素阵列，其包括多个像素结构，各个像素结构被两条相邻的扫描线及两条相邻的数据线所环绕，且设置于基板上。像素结构包括有源元件、感测元件、像素电极、读出线以及电磁干扰遮蔽层。有源元件与一条扫描线以及一条数据线电性连接。像素电极与有源元件电性连接。感测元件与下一条扫描线以及读出线电性连接，且读出线与数据线重叠。电磁干扰遮蔽层覆盖于数据线，且位于读出线与数据线之间。本专利技术另提出一种显示面板，其包括第一基板、第二基板以及设置在第一基板与第二基板之间的显示介质。多条扫描线以及多条数据线设置在第一基板上，且第一基板包括多个设置在靠近扫描线与数据线的交叉处的有源元件。有源元件与一条扫描线以及一条数据线电性连接，且有源元件由前述的扫描线驱动。像素电极与有源元件电性连接。读出线与数据线平行设置，且二者分别以不同膜层制作而得。电磁干扰遮蔽层覆盖在数据线上， 且位于读出线与数据线之间。感测元件与数据线以及读出线电性连接。基于上述，本专利技术中的读出线设置在数据线的上方或下方，使得像素结构的开口率大幅增加。此外，由于电磁干扰遮蔽层设置在读出线与数据线之间，故读出线上的感测信号不会被底下的数据线上的驱动信号所干扰。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是根据本专利技术实施例的像素阵列中的像素结构的俯视示意图。图2A是图1中像素结构的第一金属层的俯视示意图。图2B是图1中像素结构的半导体层的俯视示意图。图2C是图1中像素结构的第二金属层的俯视示意图。图2D是图1中像素结构的电磁干扰遮蔽层(EMI shielding layer)的俯视示意图。图2E是图1中像素结构的导电层的俯视示意图。图3A是图1中沿着A-A’线的剖面示意图。图;3B是图1中沿着B-B’线的剖面示意图。图4是根据本专利技术实施例的显示面板的剖面示意图。图5是根据本专利技术实施例的像素结构的等效电路图。附图标记说明Pn:像素结构SLn 扫描线DLn 数据线T1 有源元件104:像素电极RLn:读出线108 电磁干扰遮蔽层102 感测元件CLn:电容电极线112、114、116 绝缘层G”(i2、G3:栅极CHpCHyCH3 沟道S1J2J3:源极DpDyD3:漏极T2 开关元件T3 光感测元件C” C2、C3、C4 接触窗110:导电图案10 第一基板20 第二基板12:像素阵列22 电极层30 显示介质C1。液晶电容V-共同电压具体实施例方式图1是根据本专利技术实施例像素阵列中像素结构的俯视示意图，图3A是图1中沿着 A-A’线的剖面示意图，而图;3B是图1中沿着B-B’线的剖面示意图。在实施例中，像素阵列包括多个像素结构Pn，而至少其中一个像素结构Pn如图1所绘示。请同时参照图1、图3A 以及图:3B，本实施例的像素结构Pn包括扫描线SLn、数据线DLn、有源元件T1、像素电极104、 读出线RLn、电磁干扰遮蔽层108以及感测元件102。在本实施例中，像素阵列包括多条扫描线^!^…；！^；！^；！^”…入多条数据线(DL”...、DL1^DLnJLlri、…)以及多条读出线(RL1.....RLlri、RLn、RLn+1、...)，且每一个像素结构Pn都包括有源元件T1、像素电极104、感测元件102以及电磁干扰遮蔽层108。然而，本专利技术不限于本实施例中有源元件1\、 像素电极104以及感测元件102的数目。在其他可行的实施例(未绘示)中，每一个像素结构Pn都包括有源元件以及像素电极，而感测元件102只设置在部分像素结构Pn中。此外， 在本实施例中，像素结构Pn还包括电容电极线CLn。这表示，像素阵列还包括多条电容电极^^ (CLi、■ ■ ■ λ CLn_i、CLn Λ CLn+i、. . .) ο扫描线SLn以及数据线DLn设置在基板10上，其中扫描线SLn与数据线DLn的延伸方向不同，此外，扫描线SLn与数据线DLn属于不同膜层，且扫描线SLn与数据线DLn之间夹有绝缘层112，以使扫描线SLn与数据线DLn彼此电性隔离。扫描线SLn与数据线DLn用来传递像素结构Pn的驱动信号。像素结构Pn中的有源元件T1与扫描线以及数据线DLn电性连接。在此，有源元件T1例如是薄膜晶体管，且此薄膜晶体管包括栅极G1、沟道CH1、源极S1以及漏极D1,其中栅极G1与扫描线SLn电性连接，源极S1与数据线DLn电性连接，而沟道CH1设置在栅极G1 上方，且设置在源极S1以及漏极D1下方。此外，请参考图3A，绝缘层112覆盖于栅极G1上方并且位于栅极G1与沟道CH1之间。在本实施例中，图中所绘示的有源元件T1是一种底部栅极型薄膜晶体管，但本专利技术不限于此。在其他实施例中，有源元件T1亦可以是一种顶部栅极型薄膜晶体管。在实施例中，像素电极104与有源元件T1电性连接。详言之，像素电极104经由接触窗C1与有源元件T1的漏极D1电性连接，而此接触窗C1形成于漏极D1与像素电极104 的重叠区域上。像素电极104例如由铟锡氧化物(ITO)、铟锌氧化物(IZO)的透明导电材料或金属的反射式导电材料所形成。此外，像素电极104也可以由透明导电材料以及反射式导电材料组成，以形成半穿透半反射式(transflective)的像素结构(未绘示)。在本实施例中，读出线RLn位于数据线DLn+1上，此设计简称为ROD设计。详言之， 读出线RLn直接设置在数据线DLn+1的上方，因此读出线RLn与数据线DLn+1重叠。在其他的实施例中，数据线DLn+1可位于读出线RLn上，此设计简称为DOR设计。详言之，读出线RLn 直接设置于数据线DLn+1的下方，因此读出线RLn与数据线DLn+1重叠。读出线RLn与数据线 DLn+1的线宽可以相同或不同。如果读出线RLn与数据线DLn+1有相本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：范森雄，张营辉，廖胜泰，
申请(专利权)人：剑扬股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。